-
公开(公告)号：CN115115041A
公开(公告)日：2022-09-27
申请号：CN202210340931.0
申请日：2022-03-28
Applicant: 北京大学深圳研究生院
Abstract: 本申请涉及一种神经网络电路，包括多个神经元电路，以及多个电子突触电路，其中所述电子突触电路中的至少一个配置为从一个突触前神经元电路接收输入和控制信号，并接收一个突触后神经元电路的反馈信号；其中，所述电子突触电路至少包括开关单元、输入单元以及权值计算单元。本申请还涉及一种包含如前述的神经网络电路的电子系统和一种电子设备。
-
公开(公告)号：CN102956709A
公开(公告)日：2013-03-06
申请号：CN201210451527.7
申请日：2012-11-13
Applicant: 北京大学深圳研究院
IPC: H01L29/78 , H01L29/43 , H01L21/336 , H01L21/28
Abstract: 本发明涉及双材料栅纳米线隧穿场效应器件及制造方法。该双材料栅纳米线隧穿场效应器件的中心为沟道，其两端分别设有源区、漏区，沟道外围依序覆设氧化物和栅电极。制造方法：在硅圆片上用圆形氮化硅硬掩模，SF6刻蚀出硅柱；高温氧化，HF水溶液腐蚀缩小硅柱尺寸达到直径6nm～30nm设定值，高温氧化形成设定厚度氧化层包围的硅柱；采用淀积与光刻技术完成双材料栅结构的制备；分别在120°~150°注入1×1020cm-2/10keV和5×1018cm-2/10keV的硼和磷，在900℃/10s~1100℃/10s退火制备源区和漏区；CMOS工艺完成金属电极制备；制成双材料栅纳米线隧穿场效应器件。
-
公开(公告)号：CN101944539B
公开(公告)日：2012-05-02
申请号：CN200910089213.5
申请日：2009-07-09
Applicant: 北京大学
IPC: H01L29/78 , H01L29/423
Abstract: 本发明公开一种独立栅控制的纳米线场效应晶体管。该晶体管是由内栅电极、外栅电极，内外栅介质层，沟道区和源区、漏区组成；其中，内栅电极位于整个器件结构的中心；由内向外内栅介质，沟道区，外栅介质和外栅电极同轴的全包围内层区域。内栅电极的引入可以使该纳米线器件工作于独立栅控的条件下，为低功耗电路设计提供一种选择方案，而且阈值电压受控制电极的调节灵敏度更大。当该器件工作于共栅条件下时，器件的电学性能优于常规纳米环栅器件和双栅器件。用10纳米的硅膜厚度，该独立栅控纳米线晶体管器件可以将栅长缩小到20纳米。
-
公开(公告)号：CN115115041B
公开(公告)日：2025-05-02
申请号：CN202210340931.0
申请日：2022-03-28
Applicant: 北京大学深圳研究生院
Abstract: 本申请涉及一种神经网络电路，包括多个神经元电路，以及多个电子突触电路，其中所述电子突触电路中的至少一个配置为从一个突触前神经元电路接收输入和控制信号，并接收一个突触后神经元电路的反馈信号；其中，所述电子突触电路至少包括开关单元、输入单元以及权值计算单元。本申请还涉及一种包含如前述的神经网络电路的电子系统和一种电子设备。
-
公开(公告)号：CN117875381A
公开(公告)日：2024-04-12
申请号：CN202410057247.0
申请日：2024-01-12
Applicant: 北京大学深圳研究生院
IPC: G06N3/06
Abstract: 本申请涉及一种神经网络，包括多个神经元电路，以及多个电子突触电路，其中电子突触电路中的至少一个配置为从一个突触前神经元电路接收输入和控制信号，并接收一个突触后神经元电路的反馈信号；其中，电子突触电路至少包括：第一晶体管、权值单元、第二晶体管、第三晶体管、第四晶体管；本申请还涉及一种包含如前述的神经网络的电子设备。
-
Patent Agency Ranking
公开(公告)号：CN112701045B
公开(公告)日：2023-07-18
申请号：CN202011592482.6
申请日：2020-12-29
Applicant: 北京大学深圳研究生院
IPC: H01L21/34 , H01L29/786 , H01L29/06 , H01L29/08 , H01L29/423
Abstract: 一种双栅薄膜晶体管的结构及其制造方法，其结构中包括衬底、底栅电极层、绝缘介质层、有源层、顶栅绝缘介质层、图形化的绝氧层以及顶栅电极层。由于有源层的上方具有图形化的绝氧层，使得可以通过热处理的方式将有源层导体化，形成源极和漏极，源漏极的稳定性更好，并且图形化绝氧层可以更好的隔绝外界空气和湿气，避免内部电极被氧气或湿气腐蚀，进一步保障器件的性能和稳定性。其方法中采用背部曝光的方式形成图形化绝氧层，使得形成的器件中，底栅宽度和有源层的宽度相同，有效对准，底栅和源极漏极之间没有交叠量，也可通过增加绝缘层的厚度或层数进一步降低顶栅与源极和漏极之间的交叠电容。
-
公开(公告)号：CN116415639A
公开(公告)日：2023-07-11
申请号：CN202310281479.X
申请日：2023-03-21
Applicant: 北京大学深圳研究生院
Abstract: 本申请涉及基于人工神经网络系统预测多端晶体管各端电荷量的方法，包括接收第一数据集，其中所述第一数据集包括所述多端晶体管的(m‑1)个两端间电压的数据，其中所述多端晶体管包括m端，m为大于等于2的整数；基于所述第一数据集直接生成所述多端晶体管的相应的(m‑1)端的电荷量；以及基于所述多端晶体管的(m‑1)端的电荷量以及电荷守恒定律计算，获得所述多端晶体管其余端的电荷量。本申请还涉及一种用于预测多端晶体管各端电荷量的人工神经网络系统及其建立方法，以及包括如前述的预测方法和建立方法的计算机可读存储介质。
-
公开(公告)号：CN115146770A
公开(公告)日：2022-10-04
申请号：CN202210870776.3
申请日：2022-07-22
Applicant: 北京大学深圳研究生院
Abstract: 一种基于铁电隧穿结的电子突触电路及神经网络。本申请涉及一种神经网络电路，包括多个神经元电路，以及多个电子突触电路，其中所述电子突触电路中的至少一个配置为从一个突触前神经元电路接收第一输入信号、第二输入信号和控制信号，并接收一个突触后神经元电路的反馈信号；其中，所述电子突触电路至少包括开关单元、输入单元以及权值计算单元；本申请还涉及一种包含如前述的神经网络电路的电子系统和一种电子设备。
-
公开(公告)号：CN113868854A
公开(公告)日：2021-12-31
申请号：CN202111119437.3
申请日：2021-09-24
Applicant: 北京大学
IPC: G06F30/20
Abstract: 本发明公开了一种分布式沟道铁电晶体管FeFET的建模方法，本发明结合了空间分布的沟道表面势与铁电极化翻转之间的相互耦合，可以准确刻画不同漏端电压下金属‑铁电‑界面层‑半导体(MFIS)结构的FeFET电学特性，避免了使用传统模型带来的较大偏差。本发明的模型可以进一步计入铁电材料参数呈现空间非均匀分布时对器件特性的影响，使之能够进一步涵盖实际多畴铁电材料参数空间位置波动带来的涨落，有效地评估不同参数、不同畴的尺寸等情形下MFIS‑FeFET电学特性的分散程度。
-
公开(公告)号：CN112701045A
公开(公告)日：2021-04-23
申请号：CN202011592482.6
申请日：2020-12-29
Applicant: 北京大学深圳研究生院
IPC: H01L21/34 , H01L29/786 , H01L29/06 , H01L29/08 , H01L29/423
Abstract: 一种双栅薄膜晶体管的结构及其制造方法，其结构中包括衬底、底栅电极层、绝缘介质层、有源层、顶栅绝缘介质层、图形化的绝氧层以及顶栅电极层。由于有源层的上方具有图形化的绝氧层，使得可以通过热处理的方式将有源层导体化，形成源极和漏极，源漏极的稳定性更好，并且图形化绝氧层可以更好的隔绝外界空气和湿气，避免内部电极被氧气或湿气腐蚀，进一步保障器件的性能和稳定性。其方法中采用背部曝光的方式形成图形化绝氧层，使得形成的器件中，底栅宽度和有源层的宽度相同，有效对准，底栅和源极漏极之间没有交叠量，也可通过增加绝缘层的厚度或层数进一步降低顶栅与源极和漏极之间的交叠电容。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.024 seconds)
