-
公开(公告)号：CN119815830A
公开(公告)日：2025-04-11
申请号：CN202411932425.6
申请日：2024-12-26
Applicant: 北京大学
IPC: H10B12/00
Abstract: 本发明提供了一种三维存储器结构及其集成方法，属于半导体技术领域。本发明存储器结构由多个单元结构自下而上堆叠组成，每个单元结构包括一种环栅低功耗双向导通器件作为存储器的写入管和一种环沟道高性能器件作为存储器的读出管，写入管的源端同时作为读出管的栅端，实现写入管和读出管在水平方向上的连接；本发明存储器结构同时实现保持时间长、读出速度快、功耗低等优势，且在有限的面积内实现多层存储单元的堆叠，增加存储密度；本发明方法使得存储结构中的多个重复性单元结构共用光刻、刻蚀、离子注入、退火等工艺步骤，显著降低了存储结构中每比特存储信息的工艺成本。
-
公开(公告)号：CN118298871A
公开(公告)日：2024-07-05
申请号：CN202410429339.7
申请日：2024-04-10
Applicant: 北京大学
IPC: G11C11/412 , G11C11/417 , G11C11/22 , G11C5/14
Abstract: 本发明公开一种基于铁电场效应晶体管的非易失性静态随机存取存储器，属于新型存储与计算技术领域。nvSRAM阵列中的nvSRAM单元由两个交叉耦合反相器和两个n型MOSFET传输管组成，其中反相器由互补的MOSFET和FeFET(即p型MOSFET和n型FeFET，n型MOSFET和p型FeFET)或互补的FeFET组成。本发明可以实现原位数据备份和自发数据恢复，仅需要6个晶体管，将nvSRAM的硬件开销降低到理论最低，提升了nvSRAM的面积效率，且提高了nvSRAM工作的稳定性和可靠性。
-
公开(公告)号：CN114093397B
公开(公告)日：2024-05-24
申请号：CN202111387996.2
申请日：2021-11-22
Applicant: 北京大学
Abstract: 本发明提出了一种抑制铁电晶体管FeFET涨落的写操作方法，属于神经网络加速器领域。该方法利用FeFET源端电压负反馈机制，与写操作通路的NMOS(N1)和读操作通路的NMOS(N2)连接；FeFET的栅端作为编程(或擦除)端口，漏端连接于电源电压VDD，源端与N1和N2的漏端相连；N1和N2的源端连接于GND；读操作时，N1关断N2导通，提取FeFET沟道电导；写操作时，N1的栅电压固定，N2关断，则FeFET和N1构成源跟随负反馈写操作通路，FeFET的VGS随着极化翻转而自适应动态改变，抑制FeFET写操作涨落。本发明降低硬件开销和能耗，有利于高精度低功耗神经网络加速器芯片实现。
-
公开(公告)号：CN114743578B
公开(公告)日：2024-05-17
申请号：CN202210355720.4
申请日：2022-04-06
Applicant: 北京大学
IPC: G11C11/22
Abstract: 本发明提出了一种基于铁电隧穿场效应晶体管FeTFET实现三态内容可寻址存储器TCAM的方法，在单个FeTFET上实现了TCAM的完整功能。本发明利用隧穿场效应晶体管TFET独特的双极带带隧穿电流特性，将铁电材料叠加到栅介质层上，得到同时受栅极电压和铁电极化强度控制的双极性的沟道电导，突破了传统CAM的两路互补路径的电路拓扑结构。相较于基于传统静态随机存取存储器的TCAM以及目前报道的基于各种新兴的非易失性存储器的TCAM，本发明具有显著降低的单元面积以及更加简洁的编程与搜索操作过程，相应地带来更高的能效。本发明将TCAM的硬件代价降低到理论最低，具有十分广阔的应用空间。
-
公开(公告)号：CN117914479A
公开(公告)日：2024-04-19
申请号：CN202410023974.5
申请日：2024-01-08
Applicant: 北京大学
Abstract: 本发明一种物理不可克隆函数电路及其控制方法，属于半导体技术领域。本发明将存储应用和物理不可克隆函数应用集成在同一电路中，包括阵列电路、地址译码电路、驱动电路、参考电压产生电路和读取电路，阵列电路由单元电路沿横向、纵向重复排列而成，单元电路包含一个P型的带有漏端欠覆盖区的隧穿场效应晶体管作为写入管、一个N型的带有漏端欠覆盖区的隧穿场效应晶体管作为读出管和一个电容作为放大单元；读取电路包括多路选择器和差分放大器；驱动电路包括写入字线驱动电路、写入位线驱动电路、读出字线驱动电路、读出位线驱动电路和密钥产生线驱动电路。本发明能降低物理不可克隆函数电路的原始误码率、密钥泄漏风险和硬件代价。
-
Patent Agency Ranking
公开(公告)号：CN117809707A
公开(公告)日：2024-04-02
申请号：CN202410023975.X
申请日：2024-01-08
Applicant: 北京大学
IPC: G11C11/406 , G11C11/4074 , G11C11/408 , G11C11/4094
Abstract: 本发明提供了一种基于隧穿场效应晶体管的动态随机存取存储器阵列及其控制方法。该存储器阵列由存储单元沿横向、纵向重复排列而成，同一行存储单元共用一条写入字线和一条读出字线，同一列存储单元共用一条写入位线和一条读出位线；存储单元包括一个P型隧穿场效应晶体管作为写入管、一个N型隧穿场效应晶体管作为读出管、一个电容作为放大单元，写入管、读出管和电容相互连接共同构成存储节点SN，写入管栅极接写入字线、漏极接写入位线、源极接存储节点，读出管栅极接存储节点、漏极接读出位线、源极接地，电容一端接存储节点、一端接读出字线。本发明能延长动态随机存取存储的保持时间、降低功耗、缓解读串扰问题，增大存储窗口和阵列规模。
-
公开(公告)号：CN117641936A
公开(公告)日：2024-03-01
申请号：CN202311555990.0
申请日：2023-11-21
Applicant: 北京大学
IPC: H10B53/30
Abstract: 本发明提供了一种铁电存储器的制备方法，属于半导体存储器技术领域。本发明将铁电存储器的制备集成进入传统CMOS后道工序中，在生长铁电存储器叠层材料，即下电极层、铁电层、上电极层之前，通过形成填充层的方法将金属互联线与铁电存储器隔离开，且后续的对准标制备以及铁电存储器的图形化，均用填充层作为刻蚀停止层，不仅解决了刻蚀污染与对准标缺失问题，而且不影响常规金属互连线和通孔的制备。
-
公开(公告)号：CN116612792A
公开(公告)日：2023-08-18
申请号：CN202310574757.0
申请日：2023-05-22
Applicant: 北京大学
IPC: G11C11/22
Abstract: 本发明提供了一种时间域内容可寻址存储器及其应用，属于新型存储与计算技术领域。本发明结合具有双极特性的铁电场效应晶体管以及反相器的延时特性，仅需要3个晶体管即可在时间域上实现CAM单元的线性不可分的比较操作，且通过级联时间域CAM单元形成时间域CAM链，每一行的搜索结果通过反相器链累计延时得到，其与不匹配单元数成正比，因此利用本发明可以实现高能效、完全线性的距离度量，且在时间域上的动态范围不受限制。
-
公开(公告)号：CN116565000A
公开(公告)日：2023-08-08
申请号：CN202310609404.X
申请日：2023-05-26
Applicant: 北京大学
IPC: H01L29/06 , H01L29/78 , H01L21/8238
Abstract: 本发明提供了一种四端隧穿场效应晶体管及其制备方法，属于微纳电子学技术领域。本发明提出的四端隧穿场效应晶体管结构，四端TFET器件的衬底区都有一个零偏或者反偏的PN结，可以抑制TFET器件之间以及TFET和CMOS之间的漏电。在所有电路应用场景下，保证TFET电路以及TFET‑CMOS混合电路的低功耗优势与正常工作，提升了电路可靠性。该四端TFET器件的源端既可以采用单一掺杂类型的隧穿结设计，也可以采用两种掺杂类型的混合机制结设计。且本发明采用体硅CMOS中已有的成熟工艺步骤，工艺简单，使得隧穿场效应晶体管真正有了大规模应用和量产的潜力。
-
公开(公告)号：CN115630406A
公开(公告)日：2023-01-20
申请号：CN202211179331.7
申请日：2022-09-27
Applicant: 北京大学
Abstract: 本发明提出了一种面向存内计算系统的加密方法，属于神经网络加速器领域。本发明提出带有栅存储层的具备双极输运特性的场效应晶体管器件作为能实现XNOR操作的密文权重存储单元；利用非易失的栅存储机制实现密文权重的存储，同时可控双极输运特性可以实现输入和密文权重的XNOR操作。本发明只需一个器件即可实现在密文权重上的原位解密乘法，所构成的阵列能实现带有加密功能的存内计算系统。本发明与基于传统MOSFET的实现方式相比，可以显著降低硬件开销，有利于大规模的加密神经网络加速器芯片实现。
-
-
-
-
-
-
-
-
-
Search Results
180
records
(took 0.03 seconds)
