-
公开(公告)号：CN102593356B
公开(公告)日：2013-09-18
申请号：CN201210088406.0
申请日：2012-03-29
Applicant: 中国科学院半导体研究所
IPC: H01L45/00
Abstract: 一种与光刻分辨率无关的水平相变存储器的制备方法，包括：在衬底上依次生长电热绝缘材料层、相变材料层和牺牲材料层；通过光刻和干法刻蚀的方法，形成制备侧墙的台阶；淀积侧墙材料层保形覆盖样品上表面；干法回刻侧墙材料层，去除侧墙材料层，形成高和宽均为纳米尺度的侧墙；湿法腐蚀去除牺牲材料层；干法刻蚀相变材料层，形成相变材料的纳米线；在侧墙材料层的一条边上，制备一条抗腐蚀的电极材料层，横向跨置由牺牲材料层和侧墙材料层构造的纵向叠层纳米线结构；湿法腐蚀去除侧墙材料层；通过金属电极材料层掩膜，干法刻蚀去除电极材料层下方以外的相变材料层；剥离，形成相变材料层全限制在电极材料层间的结构，钝化并引出测试电极，完成器件的制备。
-
公开(公告)号：CN101976726A
公开(公告)日：2011-02-16
申请号：CN201010263081.6
申请日：2010-08-25
Applicant: 中国科学院半导体研究所
IPC: H01L45/00
Abstract: 一种相变存储器的制作方法，该方法包括：步骤1：在衬底上淀积一层第一绝缘材料层；步骤2：在第一绝缘材料层上淀积一层金属层，作为相变存储器的下电极；步骤3：在金属层上制备一层第二绝缘材料层；步骤4：在第二绝缘材料层上采用微纳加工技术制备金属插塞电极的小孔；步骤5：采用无电化学镀的方法在小孔内填充金属作为插塞电极；步骤6：在第二绝缘材料层上淀积一层相变材料；步骤7：在相变材料上淀积一层金属材料，作为相变存储器的上电极；步骤8：在金属材料上淀积一层第三绝缘材料层；步骤9：在第三绝缘材料层上钝化开孔；步骤10：在第三绝缘材料层上和钝化开孔内，再淀积一层金属电极层，完成相变存储器的制作。
-
公开(公告)号：CN101924065A
公开(公告)日：2010-12-22
申请号：CN200910087351.X
申请日：2009-06-17
Applicant: 中国科学院半导体研究所
IPC: H01L21/78 , H01L21/324 , H01L21/268 , H01L33/00
Abstract: 一种减少激光剥离损伤的方法，包括如下步骤：步骤1：将外延片置于一底板上；步骤2：将底板加热，该底板加热，是电阻加热、射频加热或外部光源加热，该底板加热的温度范围在100-600℃；步骤3：利用激光剥离设备的激光扫描，对外延片进行剥离，该外延片种类包括：光电子外延材料、微电子外延材料或厚膜外延材料。
-
公开(公告)号：CN103647016B
公开(公告)日：2016-04-20
申请号：CN201310681449.4
申请日：2013-12-12
Applicant: 中国科学院半导体研究所
IPC: H01L35/34
Abstract: 一种基于核壳结构的热电器件制备方法，包括：在衬底上淀积一层第一绝缘材料层，形成纳米线结构；在纳米线结构上淀积一层包裹材料层，形成核壳结构并填充第二绝缘材料层；去除核壳结构一侧周围的第二绝缘材料层，形成基片；淀积一层第三绝缘材料层，并淀积一层第一金属材料层，刻蚀部分第一金属材料层，保留的第一金属材料层在核壳结构上的为上电极，在衬底上的为下电极；淀积一层第四绝缘材料层及第二金属材料层，采用光刻和剥离的方法，使第二金属材料层形成蛇形电阻；在第四绝缘材料层上开孔，暴露出第一金属材料层；在暴露出的第一金属材料层和第二金属材料层上淀积一层第三金属材料层，该第三金属材料层为加厚电极，完成制备。
-
公开(公告)号：CN103105325B
公开(公告)日：2015-05-06
申请号：CN201310038944.3
申请日：2013-01-31
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种水平全限制相变量子点相变机理的检测方法。该方法在多种相变材料在水平金属电极间的高精度自对准制备的基础上，通过加电脉冲控制全限制量子点的相变，并且采用TEM对相变过程进行实时监测、记录，从而能够实时检测各量子点的相变，近似地模拟相同尺寸下垂直结构PCRAM的相变过程。
-
Patent Agency Ranking
公开(公告)号：CN103644999A
公开(公告)日：2014-03-19
申请号：CN201310706910.7
申请日：2013-12-19
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种低量程高灵敏度MEMS压力传感器，包括：背面具有凹腔的单晶硅层(1)；形成于该单晶硅层(1)背面凹腔中的多孔硅/硅复合膜结构(6)；形成于该单晶硅层(1)正面的多孔硅压敏电阻(7)；以及在该多孔硅压敏电阻(7)上淀积的作为金属互联的金属层(8)。本发明同时公开了一种制作低量程高灵敏度MEMS压力传感器的方法。由于多孔硅材料具有优越的压阻性能和机械性能，采用此结构的多孔硅MEMS压力传感器可以在保持线性度的同时提高灵敏度，同时通过灵活的结构设计可以实现在超低压力范围的应用。
-
公开(公告)号：CN103219437A
公开(公告)日：2013-07-24
申请号：CN201310141878.2
申请日：2013-04-22
Applicant: 中国科学院半导体研究所
IPC: H01L33/00
Abstract: 本发明公开了一种蓝宝石图形衬底的制备方法，其包括如下步骤：步骤1：在蓝宝石衬底表面形成掩膜层；步骤2：将掩膜层图形化，形成掩膜图形；步骤3：利用干法刻蚀具有掩膜图形的蓝宝石衬底，并形成与所述掩膜图形对应的原始凸起；步骤4：利用湿法修饰所述原始凸起的表面，使其表面粗化形成最终的凸起图形。该制备方法利用干法刻蚀技术制备出图形形貌可控，均匀性、稳定性好的图形衬底中间产品，后续使用湿法腐蚀去除物理损伤改善表面反射率，进一步提高LED出光效率。
-
公开(公告)号：CN102064242B
公开(公告)日：2012-08-15
申请号：CN201010534588.0
申请日：2010-11-03
Applicant: 中国科学院半导体研究所
Abstract: 一种高提取效率氮化镓发光二极管的制作方法，包括：步骤1：在衬底上制备氮化镓外延片；步骤2：在氮化镓外延片上制备第一层掩膜和第二层掩膜；步骤3：采用不同图形面积光刻版进行光刻，将第二层掩膜的两侧刻蚀掉，使第二层掩膜的面积小于第一层掩膜的面积；步骤4：通过双层掩膜的差异，采用ICP刻蚀的方法，将第一层掩膜和氮化镓外延片两侧刻蚀成梯形台面，该梯形台面的上部的宽度与第二层掩膜的宽度相同，该梯形台面的下部的宽度与衬底的宽度相同；步骤5：采用湿法腐蚀的方法，腐蚀掉第一层掩膜和第二层掩膜；步骤6：在氮化镓外延片上制作P电极；步骤7：采用激光剥离的方法，去掉衬底；步骤8：在P电极上制作转移衬底；步骤9：在氮化镓外延片上制作N电极，完成制备。
-
公开(公告)号：CN102064242A
公开(公告)日：2011-05-18
申请号：CN201010534588.0
申请日：2010-11-03
Applicant: 中国科学院半导体研究所
Abstract: 一种高提取效率氮化镓发光二极管的制作方法，包括：步骤1：在衬底上制备氮化镓外延片；步骤2：在氮化镓外延片上制备第一层掩膜和第二层掩膜；步骤3：采用不同图形面积光刻版进行光刻，将第二层掩膜的两侧刻蚀掉，使第二层掩膜的面积小于第一层掩膜的面积；步骤4：通过双层掩膜的差异，采用ICP刻蚀的方法，将第一层掩膜和氮化镓外延片两侧刻蚀成梯形台面，该梯形台面的上部的宽度与第二层掩膜的宽度相同，该梯形台面的下部的宽度与衬底的宽度相同；步骤5：采用湿法腐蚀的方法，腐蚀掉第一层掩膜和第二层掩膜；步骤6：在氮化镓外延片上制作P电极；步骤7：采用激光剥离的方法，去掉衬底；步骤8：在P电极上制作转移衬底；步骤9：在氮化镓外延片上制作N电极，完成制备。
-
公开(公告)号：CN101211780A
公开(公告)日：2008-07-02
申请号：CN200610171664.X
申请日：2006-12-31
Applicant: 中国科学院半导体研究所
IPC: H01L21/316
Abstract: 本发明涉及半导体技术中二氧化硅薄膜生长技术领域，公开了一种生长二氧化硅薄膜的方法，包括：A.配制二氧化硅饱和溶液；B.在配制的二氧化硅饱和溶液中加入去离子水或蒸馏水，搅拌得到二氧化硅的过饱和溶液；C.在二氧化硅的过饱和溶液中加入硼酸或铝，搅拌得到饱和生长溶液；D.将半导体衬底垂直浸入到所述饱和生长溶液中，二氧化硅在半导体衬底表面沉积，形成二氧化硅薄膜。利用本发明，二氧化硅薄膜的生长温度低，生长过程中不需要热处理，操作容易，设备简单，同时对环境影响较小，重复性好，可靠性高，成本极低，易于产业化。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.024 seconds)
