公开(公告)号：CN104051511B

公开(公告)日：2017-03-01

申请号：CN201310298850.X

申请日：2013-07-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林正堂 ,  蔡腾群 ,  王立廷 ,  陈继元 ,  林国楹 ,  潘婉君 ,  颜名良 ,  蔡庆威 ,  江国诚 ,  张惠政 ,  王志豪

IPC: H01L29/772 ,  H01L21/335

Abstract: 本发明公开了半导体器件及其制造方法。在一些实施例中，制造半导体器件的方法包括提供工件，其包括n型场效应晶体管（N-FET）区、p型FET（P-FET）区以及设置在N-FET区和P-FET之上的绝缘材料。该方法包括对绝缘材料进行图案化以露出部分N-FET区和部分P-FET区，以及在N-FET区的露出部分和P-FET区的露出部分之上形成氧化物层。P-FET区上方的氧化物层被改变，并且金属层形成在部分N-FET区和P-FET区上方。工件被退火以在N-FET区上方形成金属-绝缘层-半导体（MIS）隧穿二极管以及在P-FET区上方形成硅化物或锗化物材料。

公开(公告)号：CN106328539A

公开(公告)日：2017-01-11

申请号：CN201610124431.8

申请日：2016-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  蔡庆威 ,  卡洛斯·H·迪亚兹 ,  王志豪 ,  连万益 ,  梁英強

IPC: H01L21/336 ,  H01L29/08 ,  H01L29/10 ,  H01L29/78

Abstract: 本发明描述了一种半导体器件制造的方法，该方法包括形成从衬底延伸以及具有源极/漏极区和沟道区的鳍。鳍包括具有第一组分的第一外延层和位于第一外延层上的第二外延层，第二外延层具有第二组分。从鳍的源极/漏极区去除第二外延层以形成间隙。用介电材料填充间隙。另一外延材料形成在第一外延层的至少两个表面上以形成源极/漏极部件。本发明还提供了一种多栅极半导体器件。

公开(公告)号：CN106098557A

公开(公告)日：2016-11-09

申请号：CN201510785696.8

申请日：2015-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  蔡庆威 ,  刘继文 ,  江国诚 ,  廖忠志 ,  连万益

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本公开涉及半导体结构与其形成方法。一实施例的形成方法包含形成鳍状物于基板上。鳍状物包含第一结晶半导体材料于基板上，以及第二结晶半导体材料于第一结晶半导体材料上。此方法也包含将鳍状物中的至少部份第一结晶半导体材料与第二结晶半导体材料转换成介电材料，并移除至少部份的介电材料。此方法也包含形成栅极结构于鳍状物上，并形成源极/漏极区于栅极结构的相反两侧上。

公开(公告)号：CN105789302A

公开(公告)日：2016-07-20

申请号：CN201410829282.6

申请日：2014-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢明达 ,  大藤彻 ,  蔡庆威 ,  王志豪

IPC: H01L29/78 ,  H01L23/482 ,  H01L21/336 ,  H01L21/60

Abstract: 本发明提供了垂直全环栅(VGAA)。在实施例中，VGAA具有纳米线与第一接触焊盘和第二接触焊盘。使用栅电极来帮助限定纳米线内的沟道区。在其他实施例中使用了多个纳米线、多个底部接触件、多个顶部接触件、以及多个栅极接触件。本发明还提供了半导体器件和方法。

公开(公告)号：CN105280705A

公开(公告)日：2016-01-27

申请号：CN201510124259.1

申请日：2015-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊鹏 ,  大藤彻 ,  蔡庆威 ,  王志豪 ,  刘继文 ,  汤皓玲 ,  何炯煦 ,  佘绍煌 ,  谢文兴

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0684 ,  B82Y10/00 ,  H01L21/30604 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/42356 ,  H01L29/42372 ,  H01L29/42392 ,  H01L29/456 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/78 ,  H01L29/0603

Abstract: 本发明涉及一种半导体器件，包括衬底、第一源极/漏极(S/D)、第二S/D和半导体板单元。衬底在基本水平方向上延伸。第一S/D形成于衬底上。第二S/D设置在第一S/D之上。半导体板单元在基本垂直方向上延伸并且使第一S/D与第二S/D互连。本发明也公开了一种用于制造半导体器件的方法。本发明还涉及包括使源极和漏极互连的半导体板单元的半导体器件。本发明提供了一种半导体器件，包括衬底、第一源极/漏极(S/D)区域、第二S/D区域、以及半导体板。第一S/D区域设置在衬底上。第二S/D区域设置在第一S/D区域之上。半导体板将第一S/D区域与第二S/D区域互连并包括多个弯转。也公开了一种用于制造该半导体器件的方法。

公开(公告)号：CN1725507A

公开(公告)日：2006-01-25

申请号：CN200510079342.8

申请日：2005-06-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王志豪 ,  蔡庆威 ,  陈尚志

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/823412 ,  H01L21/823418 ,  H01L21/823462 ,  H01L21/823468 ,  H01L21/823481 ,  H01L27/10852 ,  H01L27/10873 ,  H01L27/10894

Abstract: 本发明提供一种半导体装置及其制造方法，其目的在于揭示一种具有高介电值栅极介电层的金属氧化物半导体晶体管的制程及设备。首先为提供一基底，一高介电值栅极介电层材料沉积覆盖该基底，一栅极电极层沉积覆盖该介电层材料，以及进行一图形化步骤，以制造栅极及介电层的侧壁，移除基底的一部分。侧壁材料沉积覆盖于图形化的栅极电极及介电层，以制造图形化栅极电极及介电层的侧壁保护层，延伸侧壁保护层以连接介电层底部。在另一实施例中，沉积一沟道材料，邻接于高介电值栅极介电层，以及进行一图形化步骤，移除高介电值栅极介电层下方至少一部分沟道材料。在另一实施例中，沟道材料为反向沉积。

公开(公告)号：CN119694978A

公开(公告)日：2025-03-25

申请号：CN202411740921.1

申请日：2024-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周智超 ,  王志豪 ,  蔡庆威 ,  邱奕勋

IPC: H01L21/768 ,  H01L23/64 ,  H01L23/528 ,  H01L23/522

Abstract: 一种形成封装结构的方法包括在晶圆的半导体衬底上形成集成电路器件，在晶圆中形成电压调节器，以及形成金属层作为晶圆的一部分。晶体管形成在比金属层离更远离半导体衬底处。晶体管包括连接到电压调节器的第一源极/漏极区，并且电压调节器被配置为将从第一源极/漏极区接收到的第一电压转换为低于第一电压的第二电压，并将第二电压提供给集成电路器件。电连接器形成在晶圆的表面上，并电连接到晶体管的第二源极/漏极区。本申请的实施例还公开了一种封装结构。

公开(公告)号：CN113314521B

公开(公告)日：2025-01-17

申请号：CN202011292879.3

申请日：2020-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟政庭 ,  蔡庆威 ,  程冠伦

IPC: H10D84/83 ,  H10D84/85 ,  H10D84/03

Abstract: 根据本发明的半导体器件包括：第一多个全环栅(GAA)器件，位于第一器件区中；和第二多个GAA器件，位于第二器件区中。第一多个GAA器件中的每个包括：沟道构件的第一垂直堆叠件，沿着第一方向延伸；以及第一栅极结构，位于沟道构件的第一垂直堆叠件上方和周围。第二多个GAA器件中的每个包括：沟道构件的第二垂直堆叠件，沿着第二方向延伸；以及第二栅极结构，位于沟道构件的第二垂直堆叠件上方和周围。第一多个GAA器件中的每个包括第一沟道长度，并且第二多个GAA器件中的每个包括小于第一沟道长度的第二沟道长度。本发明的实施例还涉及半导体器件的制造方法。

公开(公告)号：CN113363215B

公开(公告)日：2024-10-29

申请号：CN202110578143.0

申请日：2021-05-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏焕杰 ,  庄正吉 ,  张尚文 ,  邱奕勋 ,  王培宇 ,  蔡庆威 ,  王志豪

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明的实施例公开了半导体器件及其形成方法。在一个实施例中，一种半导体器件包括：电源轨接触件；位于电源轨接触件上的隔离区；位于隔离区上的第一电介质鳍；邻近隔离区和电源轨接触件的第二电介质鳍；位于第二电介质鳍上的第一源极/漏极区；位于第一源极/漏极区和第一电介质鳍之间的源极/漏极接触件，源极/漏极接触件连接到第一源极/漏极区和电源轨接触件。

公开(公告)号：CN113054020B

公开(公告)日：2024-09-17

申请号：CN202011635510.8

申请日：2020-12-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄麟淯 ,  张家豪 ,  庄正吉 ,  王志豪 ,  蔡庆威 ,  程冠伦

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336 ,  H01L29/423

Abstract: 本申请的实施例公开了一种具有空气间隔件和空气封盖的半导体器件及其制造方法。该半导体器件包括衬底和在该衬底上设置的鳍结构。鳍结构包括第一鳍部分和第二鳍部分。该半导体器件还包括在该第一鳍部分上设置的源极/漏极(S/D)区域、在该S/D区域上设置的接触结构、在该第二鳍部分上设置的栅极结构、在该栅极结构的侧壁和接触结构之间设置的空气间隔件、在该栅极结构上设置的封盖密封件、以及在该栅极结构的顶面和封盖密封件之间设置的空气封盖。