公开(公告)号：CN104992978B

公开(公告)日：2018-11-23

申请号：CN201510290509.9

申请日：2015-06-01

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 邓小川 ,  梁坤元 ,  甘志 ,  萧寒 ,  李妍月 ,  张波

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明属于半导体技术领域，特别涉及一种射频LDMOS晶体管及其制造方法。本发明的技术方案，主要为将传统的LDMOS法拉第罩设置为多段结构，分段后的金属相互独立，从而使靠近漏端处的金属块浮空，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。本发明的有益效果为，能够有效改善N型轻掺杂漂移区的电场分布，使之更加均匀，从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度，降低导通电阻。本发明尤其适用于射频LDMOS晶体管及其制造。

公开(公告)号：CN103441148B

公开(公告)日：2016-08-31

申请号：CN201310350487.1

申请日：2013-08-13

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 任敏 ,  宋洵奕 ,  吴明进 ,  杨文韬 ,  单亚东 ,  顾鸿鸣 ,  宋文龙 ,  李泽宏 ,  张金平 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/872 ,  H01L29/40

CPC classification number: H01L29/7813 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/7806

Abstract: 一种集成肖特基二极管的槽栅VDMOS器件，属于半导体器件技术领域。本发明在常规槽栅VDMOS器件槽栅结构两侧的漂移区中分别增加一个有肖特基结金属和体电极导电材料构成的附加结构；其中肖特基结金属上与源极金属接触，下与体电极导电材料接触，其余下表面和侧面部分与漂移区相接触形成肖特基结；体电极导电材料的侧面和底面与漂移区之间隔着一层介质层。本发明与具有相同尺寸的传统槽栅VDMOS器件相比可以在相同的击穿电压下，采用更高的漂移区掺杂浓度，因而导通电阻有明显的降低，同时二极管反向恢复特性有明显的改善。

公开(公告)号：CN103413824B

公开(公告)日：2015-12-23

申请号：CN201310300568.0

申请日：2013-07-17

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 张金平 ,  杨文韬 ,  陈钱 ,  顾鸿鸣 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/739 ,  H01L29/08 ,  H01L21/331

Abstract: 一种RC-LIGBT器件及其制作方法，属于功率半导体器件及集成电路领域。本发明在传统RC-LIGBT结构的基础上，在器件集电极结构中引入了P型阱区，该P型阱区将集电极结构中的N+集电极短路区包围在里面，且通过连接金属与N型场截止区短接。本发明提供的RC-IGBT器件在正向导通过程中，能够屏蔽背部N型区对开启过程的影响，从而可以完全消除传统RC-LIGBT固有的负阻现象，从而提高了器件的稳定性和可靠性。本发明适用于功率半导体集成电路。

公开(公告)号：CN104966736A

公开(公告)日：2015-10-07

申请号：CN201510290535.1

申请日：2015-06-01

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 邓小川 ,  甘志 ,  梁坤元 ,  张晓菲 ,  萧寒 ,  李妍月 ,  唐亚超 ,  张波

IPC: H01L29/78 ,  H01L29/36 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L29/36 ,  H01L29/66681

Abstract: 本发明涉及半导体技术，特别涉及一种射频LDMOS器件及其制造方法。本发明的主要方法为在器件漏端N型轻掺杂区中引入了氧化层区，通过对该氧化层区长度、厚度以及位置的调节，可以在保证不影响器件击穿电压和导通电阻的同时，降低漂移区的等效介电常数，从而降低器件的栅漏电容，提高器件的频率特性。本发明尤其适用于LDMOS器件及其制造。

公开(公告)号：CN103268890B

公开(公告)日：2015-08-19

申请号：CN201310202668.X

申请日：2013-05-28

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 罗小蓉 ,  魏杰 ,  罗尹春 ,  范远航 ,  徐青 ,  范叶 ,  王骁玮 ,  周坤 ,  张彦辉 ,  尹超 ,  张波 ,  李肇基

IPC: H01L29/78 ,  H01L29/40

Abstract: 一种具有结型场板的功率LDMOS器件，属于功率半导体器件技术领域。本发明在常规LDMOS器件的衬底中形成与衬底掺杂类型相反的埋层，在器件漂移区表面形成由PN结构成的结型场板。本发明利用结型场板中PN结电场分布调制器件表面电场，使器件表面电场分布更加均匀，能有效避免金属场板末端电场尖峰的不足，提高器件的击穿特性；反向阻断状态下，结型场板对漂移区有辅助耗尽作用，能大幅提高漂移区掺杂水平，降低器件导通电阻；同时，结型场板中PN结反向偏置时反向电流小，有利降低场板中的泄漏电流，衬底中的埋层能有效提高器件耐压特性。本发明的器件具有高压、低功耗、低成本与易集成的特点，适用于功率集成电路与射频功率集成电路。

公开(公告)号：CN103268886B

公开(公告)日：2015-06-17

申请号：CN201310174274.8

申请日：2013-05-13

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 乔明 ,  吴文杰 ,  李燕妃 ,  温恒娟 ,  陈涛 ,  胡利志 ,  周锌 ,  张波

IPC: H01L29/06 ,  H01L29/78

Abstract: 一种横向高压功率半导体器件的结终端结构，属于功率半导体器件技术领域。本发明针对专利文献CN102244092B提供的一种横向高压功率半导体器件的结终端结构中直线结终端结构和曲率结终端结构相连部分的电荷平衡问题，在保持器件表面横向超结掺杂条宽度为最小光刻精度W的两倍的情况下，对终端结构进行分析和优化，提出表面超结结构浓度的关系表达式，根据关系式优化器件结构，从而得到最优化的击穿电压。同时，N型漂移区表面所有的横向超结结构宽度都采用最小光刻精度W，可以减小芯片的版图面积。

公开(公告)号：CN102969356B

公开(公告)日：2015-05-27

申请号：CN201210443873.0

申请日：2012-11-08

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 任敏 ,  李果 ,  宋询奕 ,  张鹏 ,  王娜 ,  邓光敏 ,  夏小军 ,  张蒙 ,  李泽宏 ,  张金平 ,  张波

IPC: H01L29/78 ,  H01L29/06

Abstract: 一种超结功率器件的终端结构，属于半导体功率器件技术领域。包括器件元胞和器件终端；器件元胞漂移区由交替相间的P柱区和N柱区构成超结结构；器件终端包括过渡终端区和耐压终端区；所述过渡终端区处于器件元胞和耐压终端区之间；过渡终端区具有与元胞相同的超结结构，耐压终端区的超结结构中P柱区和N柱区的掺杂浓度小于器件元胞的超结结构中P柱区和N柱区的掺杂浓度。本发明实际是元胞和终端采用不同的漂移区掺杂浓度。元胞区采用高掺杂漂移区获得低比导通电阻，终端区适当采用较低的掺杂浓度获得高耐压。采用该结构能够在和常规超结终端结构面积相同的情况下获得更高的耐压，或者在相同耐压的情况下具有比常规超结结构更小的面积。

公开(公告)号：CN102790077B

公开(公告)日：2014-12-10

申请号：CN201210304090.4

申请日：2012-08-24

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 李泽宏 ,  赵起越 ,  李巍 ,  任敏 ,  张金平 ,  张波

IPC: H01L29/06 ,  H01L29/739

Abstract: 一种绝缘栅双极型晶体管，属于功率半导体器件技术领域。本发明通过离子注入或杂质扩散方式在传统绝缘栅双极型晶体管的P+体区（6）中引入带有受主能级的深能级杂质（12）。在室温下，P+体区（6）中引入的深能级杂质（12）只有少部分电离，对器件正向导通工作的影响可以忽略。当器件内有大电流流过时，器件产生热损耗增大，深能级杂质（12）的电离率会随着器件温度的升高而增大，提高了IGBT器件中寄生NPNP晶闸管结构中NPN管基区有效掺杂浓度，降低了NPN管发射极注入效率γ，进而降低NPN管共基极放大系数αNPN，可避免因αNPN+αPNP≥1而使器件寄生的晶闸管开启，器件因失去栅控能力无法关断而最终烧毁的后果，最终达到增大器件的正向安全工作区，提高器件可靠性的目的。

公开(公告)号：CN102779840B

公开(公告)日：2014-10-15

申请号：CN201210249143.7

申请日：2012-07-18

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 李泽宏 ,  李巍 ,  夏小军 ,  赵起越 ,  张金平 ,  任敏 ,  张波

IPC: H01L29/36 ,  H01L29/739

Abstract: 一种具有终端深能级杂质层的IGBT，属于半导体功率器件技术领域。本发明在传统Planar FS-IGBT基础上，在终端漂移区（14）注入一层深能级杂质层（15）。所述的深能级杂质层（15），随着器件温度升高，深能级杂质电离度升高，杂质浓度大幅上升，在IGBT关断时，终端漂移区增加的载流子浓度有效减小终端区P+集电区的空穴发射效率，减小寄生PNP管αPNP，从而有效减少器件的高温漏电流；漂移区增加的电子浓度和P+集电区注入的空穴加速复合，而且深能级杂质本身就是复合中心，进一步加速电子空穴的复合，有效改善关断特性，提高IGBT的可靠性。

公开(公告)号：CN103489915B

公开(公告)日：2016-05-11

申请号：CN201310421765.8

申请日：2013-09-16

Applicant: 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

Inventor： 乔明 ,  章文通 ,  黄军军 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

Abstract: 本发明涉及功率半导体技术，具体的说是涉及一种电荷补偿的横向高压超结功率半导体器件。本发明的横向高压超结功率半导体器件，在P型衬底层表面覆盖一层N型电荷补偿层的结构，N型电荷补偿层有多种掺杂方式，包括均匀掺杂、线性掺杂及离散掺杂等。线性掺杂可以使衬底辅助耗尽作用明显减小。本发明的有益效果为，在线性掺杂的基础上使用注入选择函数对掺杂浓度进行调整得到一种优化的掺杂方式，其充分考虑理想衬底条件以及等效衬底本身的电荷平衡条件，可以更好地克服衬底辅助耗尽作用的影响，使超结LDMOS得到最优的耐压性能。本发明尤其适用于横向高压超结功率半导体器件。