-
公开(公告)号：CN102790077B
公开(公告)日：2014-12-10
申请号：CN201210304090.4
申请日：2012-08-24
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/06 , H01L29/739
Abstract: 一种绝缘栅双极型晶体管，属于功率半导体器件技术领域。本发明通过离子注入或杂质扩散方式在传统绝缘栅双极型晶体管的P+体区（6）中引入带有受主能级的深能级杂质（12）。在室温下，P+体区（6）中引入的深能级杂质（12）只有少部分电离，对器件正向导通工作的影响可以忽略。当器件内有大电流流过时，器件产生热损耗增大，深能级杂质（12）的电离率会随着器件温度的升高而增大，提高了IGBT器件中寄生NPNP晶闸管结构中NPN管基区有效掺杂浓度，降低了NPN管发射极注入效率γ，进而降低NPN管共基极放大系数αNPN，可避免因αNPN+αPNP≥1而使器件寄生的晶闸管开启，器件因失去栅控能力无法关断而最终烧毁的后果，最终达到增大器件的正向安全工作区，提高器件可靠性的目的。
-
公开(公告)号：CN102779840B
公开(公告)日：2014-10-15
申请号：CN201210249143.7
申请日：2012-07-18
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/36 , H01L29/739
Abstract: 一种具有终端深能级杂质层的IGBT，属于半导体功率器件技术领域。本发明在传统Planar FS-IGBT基础上，在终端漂移区（14）注入一层深能级杂质层（15）。所述的深能级杂质层（15），随着器件温度升高，深能级杂质电离度升高，杂质浓度大幅上升，在IGBT关断时，终端漂移区增加的载流子浓度有效减小终端区P+集电区的空穴发射效率，减小寄生PNP管αPNP，从而有效减少器件的高温漏电流；漂移区增加的电子浓度和P+集电区注入的空穴加速复合，而且深能级杂质本身就是复合中心，进一步加速电子空穴的复合，有效改善关断特性，提高IGBT的可靠性。
-
公开(公告)号：CN102709317B
公开(公告)日：2014-12-03
申请号：CN201210186331.X
申请日：2012-06-07
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/47 , H01L29/45 , H01L29/06 , H01L29/861
Abstract: 一种低开启电压二极管，属于半导体器件技术领域。本发明利用PN结二极管的耗尽区缩小与增大来控制二极管开启和关断，使得器件在很小的正向电压下就有电流通道。在小的正向电压下，阳极欧姆接触结构的引入就能使得器件在正向导通时产生正向电流；在阳极电压增加到能使得阳极肖特基结构打开时，又会增大正向电流；当所加阳极电压足以使得PN结也导通时，PN结的正向电流能使得二极管正向电流进一步增大。器件反向时，在很小的反向电压下夹断导电沟道，低掺杂的外延层可以承受增加的反向电压，阳极肖特基结构此时又能够帮助减小反向漏电流。采用本发明可以实现二极管低的开启电压，较大的正向电流，较小的反向漏电流和良好的反向恢复特性。
-
公开(公告)号：CN102214678B
公开(公告)日：2014-01-15
申请号：CN201110128037.9
申请日：2011-05-18
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/06
Abstract: 一种功率半导体器件的3D-RESURF结终端结构，属于功率半导体器件技术领域。本发明在功率半导体器件的结终端耐压区（即：与器件有源区相连的P型重掺杂区(12)和结终端远端的N型重掺杂电场截止环(17)之间的N层(16)）的顶部引入一层P型掺杂层(19)，内部引入若干P型掺杂环(21)；在P型掺杂层(19)中还可引入均匀分布的N型掺杂区(20)，在结终端结构中还可引入位于P型掺杂层(19)中并延伸入P型掺杂环(21)内部的介质凹槽。本发明能够提高器件结终端单位长度的耐压，缩小终端的面积，降低器件的正向导通损耗；表面相对于漂移区较高的掺杂浓度有助于减小界面电荷对终端击穿电压的不利影响，并提高终端抗钝化层界面电荷的能力。
-
公开(公告)号：CN102810567B
公开(公告)日：2014-11-05
申请号：CN201210187444.1
申请日：2012-06-08
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种动态电荷平衡的超结VDMOS器件，属于功率半导体器件领域。本发明在常规超结VDMOS器件超结结构的外延区（3）中掺入深能级杂质（对N沟道器件而言，掺入施主杂质S、Se或Te；对于P沟道器件而言，掺入受主杂质In、Ti或Zn）。这些深能级施主杂质在常温下电离率比较低，可以忽略其对超结中柱区（4）掺杂浓度的贡献，因此不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级杂质的电离率将得到大幅提高，相当于提高了外延区（3）的掺杂水平，有效缓解了由于载流子流过外延区（3）所造成的超结结构电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。
-
Patent Agency Ranking
公开(公告)号：CN102738214B
公开(公告)日：2014-06-18
申请号：CN201210187423.X
申请日：2012-06-08
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种能够有效防止电荷失衡的超结VDMOS器件，属功率半导体器件领域。本发明在常规超结VDMOS的超结结构中与外延区（3）导电类型相反的柱区（4）中掺入深能级杂质（对N沟道器件，掺入施主杂质S、Se或Te；对于P沟道器件，掺入受主杂质In、Ti或Zn）。这些深能级施主杂质在常温下电离率比较低，可以忽略其对柱区（4）掺杂浓度的贡献，不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级杂质的电离率将得到大幅提高，相当于降低了柱区（4）的掺杂水平，有效缓解了由于载流子流过外延区（3）所造成的超结结构电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。
-
公开(公告)号：CN114602566B
公开(公告)日：2023-04-14
申请号：CN202210286290.5
申请日：2022-03-23
Applicant: 电子科技大学
Abstract: 本发明公开了一种研究姆潘巴效应的实验设备，包括恒温冷却系统、固定支架系统、实时测温系统、数据处理系统；该实验设备具体实验方法，具体步骤：S1：容器装水固定，水浴加热到至初始温度T0；S2：恒温冷却槽温度设置为‑20℃；S3：将初始温度T0的容器，恒温冷却槽中冷却，观测水温的变化，直至结冰；S4：绘制初始温度T0水的冷却曲线；S5：重复步骤S1～S4绘制初始温度T1的水的冷却曲线，其中T1≠T0；S6：对比T1、T0冷却曲线，判断是否有姆潘巴效应产生。本发明提供的实验设备及相应实验方法破解了姆潘巴效应之谜，清晰地终结关于姆潘巴效应的困惑和争论，无论是科学研究本身，还是科学普及中培养科学思维，都具有十分重要的实用性和科学价值。
-
公开(公告)号：CN111244180B
公开(公告)日：2021-01-22
申请号：CN202010047835.8
申请日：2020-01-16
Applicant: 电子科技大学 , 无锡华润华晶微电子有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种改善动态特性的超结VDMOS器件，属于功率半导体器件技术领域。本发明提供的一种改善动态特性的超结VDMOS器件，通过在轻掺杂第一导电类型半导体柱表面引入轻掺杂第二导电类型埋层，并在其上覆盖高K介质材料层和第二多晶硅电极，在不影响器件耐压的前提下，使器件在低漏压下具有较小的Cgd，在高漏压下具有较大的Cgd，实现既能加快开关时间，减小开关功耗，又能减小开关振荡，缓解EMI，从而改善超结器件的动态特性。
-
公开(公告)号：CN111244180A
公开(公告)日：2020-06-05
申请号：CN202010047835.8
申请日：2020-01-16
Applicant: 电子科技大学 , 无锡华润华晶微电子有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种改善动态特性的超结VDMOS器件，属于功率半导体器件技术领域。本发明提供的一种改善动态特性的超结VDMOS器件，通过在轻掺杂第一导电类型半导体柱表面引入轻掺杂第二导电类型埋层，并在其上覆盖高K介质材料层和第二多晶硅电极，在不影响器件耐压的前提下，使器件在低漏压下具有较小的Cgd，在高漏压下具有较大的Cgd，实现既能加快开关时间，减小开关功耗，又能减小开关振荡，缓解EMI，从而改善超结器件的动态特性。
-
公开(公告)号：CN102832240A
公开(公告)日：2012-12-19
申请号：CN201210333321.4
申请日：2012-09-11
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/08
Abstract: 一种集电极终端具有介质层的绝缘栅双极型晶体管，属于功率半导体器件和功率集成电路技术领域。本发明在传统的绝缘栅双极型晶体管结构的基础上，在器件终端集电极区域引入一层连续或不连续的介质层。本发明通过介质层的引入可显著的降低器件终端集电极区域的有效空穴发射效率，从而减小器件终端处的空穴注入。当器件关断时，由于终端集电极区域空穴注入的减少，可使器件终端等位环附近的电流集中现象得到有效的抑制，从而抑制和消除由于电流集中引起的热击穿和动态雪崩击穿，从而有效改善绝缘栅双极型晶体管的关断能力，提高器件的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.092 seconds)
