-
公开(公告)号：CN102683402B
公开(公告)日：2015-08-19
申请号：CN201210123005.4
申请日：2012-04-24
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739
CPC classification number: H01L29/7395
Abstract: 一种平面栅电荷存储型IGBT，属于功率半导体器件技术领域。本发明在传统平面栅电荷存储型IGBT的基础上，在N型漂移区和N型电荷存储层之间引入一层P型埋层；通过P型埋层引入的附加PN结和电荷的电场调制作用，屏蔽了高掺杂N型电荷存储层对器件击穿电压的不利影响，从而使器件获得高的击穿电压；同时由于P型埋层对N型电荷存储层的电场屏蔽作用，本发明可采用较高的N型电荷存储层掺杂浓度，从而可增强器件N型漂移区内的电导调制并优化N型漂移区内的载流子分布，从而使器件获得更低的正向导通压降以及更好的正向导通压降和关断损耗的折中。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
-
公开(公告)号：CN102683403B
公开(公告)日：2015-05-27
申请号：CN201210123366.9
申请日：2012-04-24
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/06
CPC classification number: H01L29/7397
Abstract: 一种沟槽栅电荷存储型IGBT，属于功率半导体器件技术领域。本发明在传统的沟槽栅电荷存储型IGBT的基础上，在器件N型漂移区的上部引入一层P型埋层，通过P型埋层引入的附加PN结和电荷的电场调制作用，屏蔽了高掺杂N型电荷存储层对器件击穿电压的不利影响，从而使器件获得高的击穿电压。同时由于P型埋层对N型电荷存储层的电场屏蔽作用，本发明可采用较高的N型电荷存储层掺杂浓度，从而可增强器件N型漂移区内的电导调制并优化N型漂移区内的载流子分布，从而使器件获得更低的正向导通压降以及更好的正向导通压降和关断损耗的折中。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
-
公开(公告)号：CN102969356B
公开(公告)日：2015-05-27
申请号：CN201210443873.0
申请日：2012-11-08
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种超结功率器件的终端结构，属于半导体功率器件技术领域。包括器件元胞和器件终端；器件元胞漂移区由交替相间的P柱区和N柱区构成超结结构；器件终端包括过渡终端区和耐压终端区；所述过渡终端区处于器件元胞和耐压终端区之间；过渡终端区具有与元胞相同的超结结构，耐压终端区的超结结构中P柱区和N柱区的掺杂浓度小于器件元胞的超结结构中P柱区和N柱区的掺杂浓度。本发明实际是元胞和终端采用不同的漂移区掺杂浓度。元胞区采用高掺杂漂移区获得低比导通电阻，终端区适当采用较低的掺杂浓度获得高耐压。采用该结构能够在和常规超结终端结构面积相同的情况下获得更高的耐压，或者在相同耐压的情况下具有比常规超结结构更小的面积。
-
公开(公告)号：CN102779840B
公开(公告)日：2014-10-15
申请号：CN201210249143.7
申请日：2012-07-18
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/36 , H01L29/739
Abstract: 一种具有终端深能级杂质层的IGBT，属于半导体功率器件技术领域。本发明在传统Planar FS-IGBT基础上，在终端漂移区（14）注入一层深能级杂质层（15）。所述的深能级杂质层（15），随着器件温度升高，深能级杂质电离度升高，杂质浓度大幅上升，在IGBT关断时，终端漂移区增加的载流子浓度有效减小终端区P+集电区的空穴发射效率，减小寄生PNP管αPNP，从而有效减少器件的高温漏电流；漂移区增加的电子浓度和P+集电区注入的空穴加速复合，而且深能级杂质本身就是复合中心，进一步加速电子空穴的复合，有效改善关断特性，提高IGBT的可靠性。
-
公开(公告)号：CN102683402A
公开(公告)日：2012-09-19
申请号：CN201210123005.4
申请日：2012-04-24
Applicant: 电子科技大学
IPC: H01L29/739
CPC classification number: H01L29/7395
Abstract: 一种平面栅电荷存储型IGBT，属于功率半导体器件技术领域。本发明在传统平面栅电荷存储型IGBT的基础上，在N型漂移区和N型电荷存储层之间引入一层P型埋层；通过P型埋层引入的附加PN结和电荷的电场调制作用，屏蔽了高掺杂N型电荷存储层对器件击穿电压的不利影响，从而使器件获得高的击穿电压；同时由于P型埋层对N型电荷存储层的电场屏蔽作用，本发明可采用较高的N型电荷存储层掺杂浓度，从而可增强器件N型漂移区内的电导调制并优化N型漂移区内的载流子分布，从而使器件获得更低的正向导通压降以及更好的正向导通压降和关断损耗的折中。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
-
Patent Agency Ranking
公开(公告)号：CN102184949B
公开(公告)日：2012-09-12
申请号：CN201110118624.X
申请日：2011-05-09
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L29/40
Abstract: 一种深槽侧氧调制的平面型绝缘栅双极型晶体管，属于半导体功率器件技术领域。本发明在常规电场阻止平面型绝缘栅双极型晶体管结构中引入由P型浮空层、深槽二氧化硅氧化层和深槽体电极构成的深槽体电极结构，实现一个额外电场的引入，帮助横向耗尽N-pillar，从而在相同的耐压下可提高N-pillar的掺杂浓度，进而降低正向导通时的通态压降。体电极上施加一定的正向电压可在器件顶部产生一个和原电场方向相反的逆向电场，降低原峰值电场，使得器件击穿电压提高。深槽体电极结构中的P型浮空层，可有效防止深槽底部的电场集中。器件正向导通时，优化体电极一侧的正向电压，可在厚氧化层一侧形成电子积累层，为电流提供了一个低阻抗的通道。
-
公开(公告)号：CN102184949A
公开(公告)日：2011-09-14
申请号：CN201110118624.X
申请日：2011-05-09
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06 , H01L29/40
Abstract: 一种深槽侧氧调制的平面型绝缘栅双极型晶体管，属于半导体功率器件技术领域。本发明在常规电场阻止平面型绝缘栅双极型晶体管结构中引入由P型浮空层、深槽二氧化硅氧化层和深槽体电极构成的深槽体电极结构，实现一个额外电场的引入，帮助横向耗尽N-pillar，从而在相同的耐压下可提高N-pillar的掺杂浓度，进而降低正向导通时的通态压降。体电极上施加一定的正向电压可在器件顶部产生一个和原电场方向相反的逆向电场，降低原峰值电场，使得器件击穿电压提高。深槽体电极结构中的P型浮空层，可有效防止深槽底部的电场集中。器件正向导通时，优化体电极一侧的正向电压，可在厚氧化层一侧形成电子积累层，为电流提供了一个低阻抗的通道。
-
公开(公告)号：CN102800591A
公开(公告)日：2012-11-28
申请号：CN201210315975.4
申请日：2012-08-31
Applicant: 电子科技大学
IPC: H01L21/331
Abstract: 一种FS-IGBT器件的制备方法，属于功率半导体器件技术领域。本发明使用衬底上进行N型杂质注入形成场截止层，然后生长外延层，制作正面图形，然后背部减薄，背部P型集电区注入并退火，背部金属化的方法来制作场截止型晶体管，可以使场截止层杂质充分激活。此外，通过控制热预算及背部减薄的位置，本方法可以在场截止层与P型集电区之间引入N型过渡区，提高器件性能。
-
公开(公告)号：CN102779847A
公开(公告)日：2012-11-14
申请号：CN201210248667.4
申请日：2012-07-18
Applicant: 电子科技大学
IPC: H01L29/739 , H01L29/06
Abstract: 一种载流子存储的沟槽双极型晶体管，属于半导体功率器件技术领域。本发明在传统CSTBT基础上，在P-base区域6沟道末端用一层薄N+层结构21来取代牺牲的少量P-base区域，从而进一步提高载流子储存层与漂移区的电子浓度，在有效减小IGBT导通压降的同时却不影响器件的耐压值和关断特性，从而可以更好的改善导通损耗和关断损耗的折中关系。
-
公开(公告)号：CN102969356A
公开(公告)日：2013-03-13
申请号：CN201210443873.0
申请日：2012-11-08
Applicant: 电子科技大学
Abstract: 一种超结功率器件的终端结构，属于半导体功率器件技术领域。包括器件元胞和器件终端；器件元胞漂移区由交替相间的P柱区和N柱区构成超结结构；器件终端包括过渡终端区和耐压终端区；所述过渡终端区处于器件元胞和耐压终端区之间；过渡终端区具有与元胞相同的超结结构，耐压终端区的超结结构中P柱区和N柱区的掺杂浓度小于器件元胞的超结结构中P柱区和N柱区的掺杂浓度。本发明实际是元胞和终端采用不同的漂移区掺杂浓度。元胞区采用高掺杂漂移区获得低比导通电阻，终端区适当采用较低的掺杂浓度获得高耐压。采用该结构能够在和常规超结终端结构面积相同的情况下获得更高的耐压，或者在相同耐压的情况下具有比常规超结结构更小的面积。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.063 seconds)
