公开(公告)号：CN106026692B

公开(公告)日：2018-11-16

申请号：CN201610172274.8

申请日：2016-03-24

Applicant: 三菱电机株式会社

Inventor： 米山玲 ,  安藤正之 ,  荒木健宏 ,  木村义孝 ,  后藤亮

IPC: H02M7/00 ,  H01L25/07

CPC classification number: H01L25/18 ,  H01L23/045 ,  H01L23/24 ,  H01L23/50 ,  H01L23/5386 ,  H01L24/37 ,  H01L24/40 ,  H01L24/45 ,  H01L24/48 ,  H01L24/84 ,  H01L24/85 ,  H01L25/072 ,  H01L25/115 ,  H01L2224/37124 ,  H01L2224/37144 ,  H01L2224/40139 ,  H01L2224/40227 ,  H01L2224/45624 ,  H01L2224/45644 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48227 ,  H01L2224/84205 ,  H01L2224/85205 ,  H01L2924/10272 ,  H01L2924/1033 ,  H01L2924/1203 ,  H01L2924/13055 ,  H01L2924/19107

Abstract: 半导体模块(10)具有第1电极端子(1)、第2电极端子(2)、第3电极端子(3)、第4电极端子(4)、第5电极端子(5)以及第6电极端子(6)。第1电极端子及第2电极端子沿第1方向(A1)配置。第3电极端子、第4电极端子、第5电极端子以及第6电极端子沿与第1方向(A1)垂直的第2方向(A2)配置。第1电极端子(1)配置于第1方向(A1)和第2方向(A2)相交叉的位置。第4电极端子(4)、第5电极端子(5)及第6电极端子(6)是交流输出端子或交流输入端子。第1电极端子(1)是阳极端子及阴极端子中的一方。第2电极端子(2)及第3电极端子(3)中的至少任意一方是阳极端子及阴极端子中的另一方。

公开(公告)号：CN103943574B

公开(公告)日：2017-11-17

申请号：CN201410022616.9

申请日：2014-01-17

Applicant: 肖特公开股份有限公司

Inventor： 罗伯特·黑特勒 ,  肯尼斯·谭 ,  格奥尔格·米特迈尔 ,  卡斯滕·德勒格米勒

IPC: H01L23/045 ,  H01L23/66 ,  H01L23/495

CPC classification number: H01L23/08 ,  H01L23/045 ,  H01L23/3157 ,  H01L23/64 ,  H01L23/66 ,  H01L24/05 ,  H01L24/48 ,  H01L24/49 ,  H01L2223/6622 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/48011 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48245 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2224/85203 ,  H01L2224/85205 ,  H01L2224/85207 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/181 ,  H01L2924/3011 ,  H01L2924/30111 ,  H01L2924/2065 ,  H01L2924/20649 ,  H01L2924/20645 ,  H01L2924/20644 ,  H01L2924/20643 ,  H01L2224/45099 ,  H01L2924/00

Abstract: 本发明涉及一种TO壳体及其制造方法，在该壳体中，在上侧，焊线的长度缩短并且联接线路在与联接接头对置的一侧上具有凸出部。

公开(公告)号：CN106797104A

公开(公告)日：2017-05-31

申请号：CN201580055579.4

申请日：2015-10-08

Applicant: 株式会社小糸制作所

Inventor： 柴田裕一 ,  望月光之 ,  达川正士

IPC: H01S5/022 ,  H01S5/024

CPC classification number: H01S5/02476 ,  H01L23/045 ,  H01L23/3677 ,  H01L2224/48091 ,  H01S5/022 ,  H01S5/02212 ,  H01S5/02236 ,  H01S5/02244 ,  H01S5/02276 ,  H01S5/02296 ,  H01S5/024 ,  H01S5/02469 ,  H01L2924/00014

Abstract: 本发明提供散热性提高的半导体激光装置。半导体激光装置(10)具有：底座(11)、在底座(11)的上表面安装的盖(12)、半导体激光元件(13)、至少一部分埋设在底座(11)中的供电部件(14)。供电部件(14)具有：与半导体激光元件(13)电连接的元件侧端子(32)、外部端子(33)。供电部件(14)的外部端子(33)从底座(11)的侧面或上表面露出，在底座(11)的下表面设置有用于安装到搭载对象的安装面(11b)。

公开(公告)号：CN103222045A

公开(公告)日：2013-07-24

申请号：CN201180055787.6

申请日：2011-11-29

Applicant: 京瓷株式会社

Inventor： 谷口雅彦

IPC: H01L23/12 ,  H01L23/04 ,  H01L31/02 ,  H01S5/022

CPC classification number: F28F21/089 ,  H01L23/045 ,  H01L23/36 ,  H01L31/0203 ,  H01L31/024 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4823 ,  H01L2924/19107 ,  H01L2924/3011 ,  H01S5/0071 ,  H01S5/02212 ,  H01S5/02415 ,  H01S5/02469 ,  H01S5/06804 ,  H01S5/0683 ,  H05K7/2039 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 提供一种即使搭载大输出的电子部件也能够将电子部件所产生的热有效地发散的小型的电子部件搭载用封装体。电子部件搭载用封装体具备：具有上表面和设置于上下方向的第1贯通孔(1d)的第1基体(1)；具有按照在俯视时与第1贯通孔(1d)重叠的方式配置的第2贯通孔(2b)的第2基体(2)；填充于第2贯通孔(2b)的密封材料(3)；和按照贯通密封材料(3)的方式固定于第2基体(2)并且具有比第1基体(1)的上表面更向上方突出的上端部的信号端子(5)，第1基体(1)包含多个第1金属构件(1a)和第2金属构件(1b)，第2金属构件(1b)被多个第1金属构件(1a)从上下方向夹着，并且第1金属构件(1a)的热膨胀系数比第2基体(2)的热膨胀系数大，第2金属构件(1b)的热传导率比第1金属构件(1a)的热传导率高。

公开(公告)号：CN101256989B

公开(公告)日：2010-06-02

申请号：CN200810006666.2

申请日：2008-01-31

Applicant: 金芃 ,  彭晖

Inventor： 彭晖

IPC: H01L23/04 ,  H01L33/00

CPC classification number: H01L33/385 ,  H01L23/045 ,  H01L24/24 ,  H01L25/0753 ,  H01L33/44 ,  H01L33/486 ,  H01L2224/24246 ,  H01L2224/73267 ,  H01L2924/01079 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/00

Abstract: 本发明揭示不需打金线的垂直半导体外延薄膜封装，其结构包括：封装管壳(包括：第一金属基座、第二金属基座、绝缘材料支架)，层叠在第一金属基座上的半导体外延薄膜，覆盖在封装管壳和半导体外延薄膜上的钝化层，图形化的电极。第一和第二金属基座将分别与外界电源的两个电极电联接。绝缘材料支架把第一和第二金属基座固定在预定的位置。钝化层在半导体外延薄膜的上方和第二金属基座的上方具有窗口。图形化的电极通过钝化层在半导体外延薄膜表面上方的窗口，层叠在半导体外延薄膜上，并向第二金属基座的方向延伸，通过钝化层在第二金属基座上方的窗口，层叠在第二金属基座上，使得半导体外延薄膜通过图形化电极与第二金属基座电联接。

公开(公告)号：CN101032023A

公开(公告)日：2007-09-05

申请号：CN200580029917.3

申请日：2005-09-06

Applicant: 关西电力株式会社 ,  株式会社艾迪科

Inventor： 菅原良孝 ,  东海林义和

IPC: H01L23/29 ,  C08L83/07 ,  C08L83/05

CPC classification number: C08L83/04 ,  C08G77/12 ,  C08G77/14 ,  C08G77/20 ,  C08G77/70 ,  H01L23/04 ,  H01L23/045 ,  H01L23/145 ,  H01L23/295 ,  H01L23/296 ,  H01L23/3121 ,  H01L23/48 ,  H01L24/45 ,  H01L24/48 ,  H01L25/0657 ,  H01L33/56 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/4823 ,  H01L2224/48465 ,  H01L2224/8592 ,  H01L2225/0651 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2924/01012 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/12036 ,  H01L2924/12043 ,  H01L2924/12044 ,  H01L2924/1301 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13063 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/16152 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 用含有1种以上具有由硅氧烷(Si－O－Si键合体)形成的交联结构的含硅聚合物的合成高分子化合物包覆宽能隙半导体元件的外面。所述合成高分子化合物是例如具有选自Si－R1、Si－O－R2和Si－R3－OCOC(R4)＝CH2中一种或两种以上的反应基团(A’)、具有一处以上由Si－O－Si键形成的交联结构、重均分子量1000以下的成分为20重量％以下的含硅聚合物。

公开(公告)号：CN108735614A

公开(公告)日：2018-11-02

申请号：CN201810343019.4

申请日：2018-04-17

Applicant: 三菱电机株式会社

Inventor： 山下哲生 ,  稗田智宏 ,  宫泽雅臣

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L23/31 ,  H01L23/49

CPC classification number: H01L23/562 ,  H01L21/4817 ,  H01L21/4875 ,  H01L21/52 ,  H01L23/045 ,  H01L23/10 ,  H01L24/40 ,  H01L24/48 ,  H01L2224/40245 ,  H01L2224/48175 ,  H01L2924/10253 ,  H01L2924/10254 ,  H01L2924/10272 ,  H01L2924/1033 ,  H01L2924/1203 ,  H01L2924/13055 ,  H01L2924/351

Abstract: 本发明涉及半导体装置以及半导体装置的制造方法，其目的在于得到能够长寿命化以及小型化的半导体装置以及半导体装置的制造方法。本发明涉及的半导体装置具有：基板，其在上表面具有金属图案；半导体芯片，其设置于该金属图案之上；平板状的背面电极端子，其通过导线与该金属图案连接；平板状的表面电极端子，其在该背面电极端子的上方与该背面电极端子平行，延伸至该半导体芯片的正上方，与该半导体芯片的上表面直接接合；壳体，其将该基板包围；以及封装材料，其对该壳体的内部进行封装。

公开(公告)号：CN107808860A

公开(公告)日：2018-03-16

申请号：CN201710475431.7

申请日：2017-06-21

Applicant: 三星电子株式会社

Inventor： 全炯俊 ,  李来寅 ,  朴炳律

IPC: H01L23/48 ,  H01L23/31

CPC classification number: H01L23/045 ,  H01L23/047 ,  H01L23/3128 ,  H01L23/5385 ,  H01L23/5389 ,  H01L24/19 ,  H01L25/105 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2225/1029 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L24/02 ,  H01L23/3107 ,  H01L2224/02331 ,  H01L2224/02379

Abstract: 本发明提供一种叠层封装型的半导体封装，其包含：下部封装，所述下部封装包含：印刷电路板(printed circuit board，PCB)衬底，所述PCB衬底包含多个基底层以及穿透多个基底层的腔室；第一半导体芯片，其在所述腔室中；重布线结构，其在PCB衬底的第一表面上并且在第一半导体芯片的有源表面上；第一覆盖层，其覆盖重布线结构；以及第二覆盖层，其覆盖PCB衬底的第二表面和第一半导体芯片的无源表面；以及上部封装，其在下部封装的第二覆盖层上并且包含第二半导体芯片。

公开(公告)号：CN102342194B

公开(公告)日：2015-03-18

申请号：CN201080010094.0

申请日：2010-04-15

Applicant: 欧姆龙株式会社

Inventor： 川井若浩

IPC: H05K9/00 ,  H01L23/00

CPC classification number: H01L23/045 ,  B81B7/0064 ,  B81B2207/012 ,  H01L23/24 ,  H01L23/552 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/16 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48228 ,  H01L2224/49109 ,  H01L2224/8592 ,  H01L2924/01079 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/16152 ,  H01L2924/181 ,  H01L2924/3025 ,  H05K9/0026 ,  Y10T29/4913 ,  Y10T29/53174 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供实现电磁屏蔽效果的提高且生产率高的电子部件安装装置及其制造方法。电子部件安装装置(20)具有：框体，其由导电性的金属材料构成；以及电子部件(201、202)，其安装在该框体的内部，其特征在于，所述框体由第1箱体(200)和第2箱体(203)构成，该第1箱体(200)和第2箱体(203)以彼此的开口部相对的方式固定，并且，在第1箱体(200)的外侧设有隔着绝缘层(208)而层叠的导电层(205)，并且，在第1箱体(200)上设有用于将与电子部件(202)连接的导线(206)引出到导电层(205)的贯通孔(204)，贯通孔(204)设置在由导电层(205)覆盖的位置。

公开(公告)号：CN1795368B

公开(公告)日：2010-10-13

申请号：CN200480014697.2

申请日：2004-04-20

Applicant: 罗伯特·博世有限公司

Inventor： 汉斯-于尔根·施皮格尔 ,  雷吉娜·格罗特 ,  里夏德·米尔海姆 ,  安德烈亚斯·施特拉特曼 ,  马丁·马斯特 ,  于尔根·韦尔辛格

IPC: G01D11/24 ,  G01L19/14 ,  H01L23/492

CPC classification number: H01L23/045 ,  G01D11/245 ,  G01L19/14 ,  G01L19/143 ,  H01L23/10 ,  H01L2224/49113 ,  H01L2224/49171 ,  Y10T29/49002

Abstract: 本发明涉及具有至少一个壳体及一个与该壳体连接的底部的装置。在此，该壳体具有一个壳体壁，该底部具有至少一个管座。此外还提出，管座具有一个可预给定的边缘。本发明的核心则在于：管座的边缘具有至少两个区域，其中第一区域位于离壳体壁较近处及第二区域位于离壳体壁较远处。