公开(公告)号：CN118136685A

公开(公告)日：2024-06-04

申请号：CN202410237238.X

申请日：2024-03-01

Applicant: 复旦大学

Inventor： 晁鑫 ,  徐航 ,  孙清清 ,  张卫

IPC: H01L29/788 ,  H01L21/336

Abstract: 本发明公开一种埋栅式存储器及其制造方法。该存储器包括：p型阱和n型阱，n型阱形成在p型阱上方；U形槽，其贯穿n型阱，底部位于p型阱中；栅介质层，其覆盖U形槽的底部和U形槽的下部的侧壁，并在一侧侧壁处形成窗口；半浮栅，其覆盖栅介质层并填充U形槽的下部，在窗口处与n型阱相接触；层间介质层，其形成在半浮栅上和U形槽的上部的侧壁；控制栅，形成在层间介质层上，并填充U形槽的上部，作为字线；氧化层，其形成控制栅上，且部分氧化层形成在U形槽中，部分氧化层高于衬底表面；源电极和漏电极，分别作为存储单元的源极线、位线，其中，半浮栅和控制栅均埋于半导体衬底中的U形槽内，并利用侧壁的寄生PMOS晶体管进行编程。

公开(公告)号：CN116682733A

公开(公告)日：2023-09-01

申请号：CN202310724907.1

申请日：2023-06-19

Applicant: 复旦大学

Inventor： 徐航 ,  杨雅芬 ,  孙清清 ,  张卫

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  H01L29/06

Abstract: 本发明公开一种具有阶梯型沟槽结构的分栅碳化硅器件及其制造方法。自下而上依次包括漏极、漂移区和P阱区，还包括：深沟槽，其贯穿P阱区，底部位于漂移区；浅沟槽，其贯穿P阱区，位于深沟槽的两侧；P型场限环，其形成在深沟槽底部的外围；P+区与N+区，其彼此相接，形成浅沟槽两侧的P阱区上；栅极，其形成在两侧的浅沟槽中，被氧化层包裹；场限环接触栓，形成在深沟槽的中间区域，两侧形成有氧化层，其顶部与源极相连接，底部与P型场限环相连接；源极，其覆盖器件表面，其中，P型场限环通过场限环接触栓连接到源极，实现与源极等电位，以降低沟槽两侧的栅极氧化层中的电场，使反偏状态下器件耗尽区被限制在沟槽两侧的沟道区域之外。

公开(公告)号：CN116466320A

公开(公告)日：2023-07-21

申请号：CN202310297687.9

申请日：2023-03-17

Applicant: 华为技术有限公司 ,  复旦大学

Inventor： 王春微 ,  叶超强 ,  徐航 ,  曾艺涵 ,  张维 ,  张力

IPC: G01S7/48 ,  G01S17/931 ,  G06V20/58 ,  G06V10/24 ,  G06V10/26 ,  G06V10/44 ,  G06V10/766 ,  G06V10/82 ,  G06N3/04

Abstract: 本申请涉及一种目标检测方法及装置，该方法包括：对激光雷达获取到的点云数据按照极坐标进行体素化处理，得到处理后数据；对处理后数据进行特征提取，得到第一2D特征图；基于全局信息交互对齐所述第一2D特征图，得到第二2D特征图；对第二2D特征图进行2D特征提取，得到第一2D特征信息；基于第一2D特征信息的几何信息和实例级信息对第一2D特征信息进行调整聚合，得到第二2D特征信息；基于第二2D特征信息进行目标检测，得到检测结果。本申请能进行全局特征信息的交互，减少全局交互的计算量，并让特征信息对齐。在特征信息提取后，还能在特征中引入几何线索和物体级别信息，提高回归能力。

公开(公告)号：CN116071721A

公开(公告)日：2023-05-05

申请号：CN202310166744.X

申请日：2023-02-27

Applicant: 复旦大学

Inventor： 张力 ,  徐升华 ,  聂铭 ,  蔡信岳 ,  徐航

IPC: G06V20/56 ,  G06V20/70 ,  G06V10/10 ,  G06V10/26 ,  G06V10/764 ,  G06V10/80 ,  G06V10/82 ,  G06T7/80 ,  G06N3/0464 ,  G06N3/0455 ,  G06N3/048 ,  G06N3/08

Abstract: 本发明公开了一种基于Transformer的高精地图实时预测方法，包括：从多个视角相机中获取多个包含道路类别的图像数据、以及每个图像数据所对应的相机内外参数以及自车的标定参数，利用矩阵乘法获取每个图像数据对应的投影矩阵，并对所有图像数据进行预处理，以得到预处理后的多个图像数据；将预处理后的所有图像数据、以及每个图像数据所对应的投影矩阵输入预先训练好的高精地图实时预测模型中，以得到每个道路类别对应的预测结果；使用点非极大值抑制方法对每个道路类别对应的分割图进行处理，以得到所有道路类别对应的关键点集合，对每个道路类别对应的关键点集合、以及该道路类别对应的偏移图和距离图进行解码处理，以得到解码后的检测结果。

公开(公告)号：CN114141621A

公开(公告)日：2022-03-04

申请号：CN202111477721.8

申请日：2021-12-06

Applicant: 复旦大学

Inventor： 徐航 ,  徐大朋 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L21/331 ,  H01L29/423 ,  H01L29/739

Abstract: 本发明公开一种具有分裂栅的载流子存储槽栅双极型晶体管及其制备方法。该具有分裂栅的载流子存储槽栅双极型晶体管包括：N‑掺杂的硅衬底，其形成有P型阱区和载流子存储层，其中载流子存储层位于P型阱区下方；沟槽，贯穿所述P型阱区和载流子存储层；第一栅氧层形成在所述沟槽底部和侧壁上，第一多晶硅层覆盖第一栅氧层并填充沟槽下部；第二栅氧层形成在所述第一多晶硅层和沟槽上部侧壁上，第二多晶硅层覆盖第二栅氧层并填充沟槽上部；P+区形成在P阱区的上部边缘，N+区形成在P阱区的上部中间区域；第三多晶硅层，形成在所述P+区上方；第四氧化层，覆盖器件上表面；背部P阱区，形成在硅衬底底部；背部N阱区位于背部P阱区上方。

公开(公告)号：CN120035173A

公开(公告)日：2025-05-23

申请号：CN202510186036.1

申请日：2025-02-20

Applicant: 复旦大学

Inventor： 望智文 ,  徐航 ,  郭剑斌 ,  廖朋 ,  孙清清

IPC: H10D30/62 ,  H10D62/17 ,  H10D62/10 ,  H10D30/01

Abstract: 本发明公开一种鳍式沟道和平面沟道混合式碳化硅MOSFET及其制备方法。该器件包括：碳化硅衬底；N型漂移区，形成在碳化硅衬底上；沟道层，形成在N型漂移区上，沟道层包括平面沟道和鳍式沟道，且鳍式沟道位于平面沟道上；底部P型基区，形成在平面沟道上部的两侧区域，与鳍式沟道保持一定距离；底部N+区，形成在底部P型基区的上部；顶部P型基区，形成在鳍式沟道上；顶部N+区，形成在顶部P型基区上；栅介质层，形成在鳍式沟道两侧，覆盖顶部N+区、顶部P型基区和鳍式沟道的侧壁和平面沟道表面；多晶硅栅，形成在栅介质层上；氧化物层，覆盖多晶硅栅；源极欧姆接触，与底部N+区表面和顶部的N+区表面相接触。有效提升器件电流通道密度、降低导通电阻。

公开(公告)号：CN119170627A

公开(公告)日：2024-12-20

申请号：CN202411294364.5

申请日：2024-09-14

Applicant: 复旦大学

Inventor： 崔文荣 ,  王常昊 ,  徐航 ,  孙清清 ,  张卫

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明公开一种含有N+阱区和隧穿结的高工作温度IGBT器件及其制备方法。该IGBT器件自下而上依次包括集电极，含有N+阱区的P+集电区，N+掺杂的隧穿层，N型场阻止层，N型漂移区，N型载流子存储层，P型基区；沟槽栅贯穿P型基区和N型载流子存储层，N+发射区形成在P型基区上部、位于沟槽栅的两侧，发射极覆盖器件表面；其中，含有N+阱区的P+集电区中，N+阱区的厚度小于P+集电区，其下部与P+集电区平齐并外接集电极电位，其上方为薄层P+集电区；N+掺杂的隧穿层与P+集电区组成隧穿结。N+阱混合集电极结构和重掺杂隧穿结集电极结构协同降低IGBT的器件漏电流，从而提高工作温度。

公开(公告)号：CN118156294A

公开(公告)日：2024-06-07

申请号：CN202410381247.6

申请日：2024-04-01

Applicant: 复旦大学

Inventor： 陈欣汝 ,  徐航 ,  朱颢 ,  孙清清 ,  张卫

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明公开一种逆导型IGBT结构及其制造方法。该逆导型IGBT结构自下而上包括集电极，彼此相接的N+集电极区和P+集电极区，N‑层，P型浮空层，N型场阻止层和N型漂移区；P型基区，形成在N型漂移区上部的一端；N阱区，形成在P型基区上部的部分区域；栅氧化层和氧化层，分别形成在N型漂移区上方的两端，使部分N阱区表面露出，形成欧姆接触孔；多晶硅层，形成在栅氧化层上；发射极，形成在氧化层上，并在欧姆接触孔处与N阱区相接触。

公开(公告)号：CN116110990A

公开(公告)日：2023-05-12

申请号：CN202211628020.4

申请日：2022-12-16

Applicant: 复旦大学 ,  湖北江城实验室

Inventor： 徐航 ,  杨雅芬 ,  朱颢 ,  张卫

IPC: H01L31/0352 ,  H01L31/0216 ,  H01L31/107 ,  H01L31/0392 ,  H01L31/18

Abstract: 本发明公开一种基于SOI结构的雪崩光电二极管器件及其制备方法。该基于SOI结构的雪崩光电二极管器件包括：SOI衬底，其包括背衬底、埋氧化层和顶层硅；在顶层硅中形成有P‑区，在P‑区上部的一侧形成P+区，在P‑区上部的另一侧形成有N+区，以及邻接N+区且位于P+区和N+区间的P区；源极和漏极，分别形成在顶层硅的P+区和N+区上方，并与之相接触；氧化层，覆盖除源极和漏极外的顶层硅表面。通过在N+区附近增加了浅p阱区，消除了由曲率效应引起的边缘击穿现象，同时保证了侧向PN+结发生雪崩倍增，实现了吸收区和倍增区分离。

公开(公告)号：CN120018611A

公开(公告)日：2025-05-16

申请号：CN202510502619.0

申请日：2025-04-22

Applicant: 复旦大学

Inventor： 张卫 ,  徐航 ,  杨雅芬 ,  孙清清 ,  郭剑斌

IPC: H10F39/18

Abstract: 本发明提供一种基于半浮栅的像素器件及其制造方法、图像传感器，包括深阱和晶体管；晶体管的有源区与深阱紧邻，漏极位于深阱靠近有源区的表面，源极位于有源区的表面；深阱、漏极和有源区的表面形成有半浮栅，漏极和有源区的表面通过第一氧化层与半浮栅相隔离；半浮栅表面依次形成有第二氧化层和控制栅。通过深阱作为光电二极管，使得在深阱暴露于光源时载流子产生光电流，空穴被半浮栅收集引起电势发生变化，根据电流差便可以得到光照信息。该像素器件通过单个晶体管即可实现单个像素的全部操作，有效提高了像素感光面积，且该像素器件的制造工艺与标准CMOS技术完全兼容，解决了如何在现有CMOS制造工艺的基础上制造具有强光响应的1T像素器件的问题。