-
公开(公告)号：CN112242489B
公开(公告)日：2024-12-27
申请号：CN202010041201.1
申请日：2020-01-15
Applicant: 台湾积体电路制造股份有限公司
Inventor： 麦特西亚斯·帕斯拉克 , 马库斯·约翰内斯·亨里克斯·凡·达尔 , 堤姆斯·文森 , 乔治·瓦伦提斯
Abstract: 在形成全环栅场效应晶体管(GAA FET)的方法中，形成鳍结构。鳍结构包括多个堆叠结构，每个堆叠结构包括介电层、位于介电层上方的CNT、位于CNT上方的支撑层。在鳍结构上方形成牺牲栅极结构，形成隔离绝缘层，通过图案化隔离绝缘层来形成源极/漏极开口，从源极/漏极开口中的多个堆叠结构的每个去除支撑层，并且在源极/漏极开口中形成源极/漏极接触层。形成源极/漏极接触件，使得源极/漏极接触件仅与CNT的部分直接接触，并且介电层的部分设置在源极/漏极接触件与CNT之间。本发明的实施例还涉及具有全环栅场效应晶体管的半导体器件。
-
公开(公告)号：CN110957365B
公开(公告)日：2024-03-08
申请号：CN201910909570.5
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
Inventor： 麦特西亚斯·帕斯拉克 , 荷尔本·朵尔伯斯 , 彼得·拉姆瓦尔
IPC: H01L29/78 , H01L29/04 , H01L27/092 , H01L29/20 , H01L29/205
-
公开(公告)号：CN111128726A
公开(公告)日：2020-05-08
申请号：CN201910129361.9
申请日：2019-02-21
Applicant: 台湾积体电路制造股份有限公司
Inventor： 麦特西亚斯·帕斯拉克 , 马汀·克里斯多福·荷兰
IPC: H01L21/335 , H01L29/778
Abstract: 一种制造半导体结构的方法，包含形成半导体层，其中半导体层包含源极/漏极区域。在半导体层上共形地选择性地生长第一磊晶层，在第一磊晶层上方形成第二磊晶层，以及在第二磊晶层上形成接触层，其中第一磊晶层、第二磊晶层和接触层定义用于源极/漏极区域的接触结构。
-
公开(公告)号：CN112242489A
公开(公告)日：2021-01-19
申请号：CN202010041201.1
申请日：2020-01-15
Applicant: 台湾积体电路制造股份有限公司
Inventor： 麦特西亚斯·帕斯拉克 , 马库斯·约翰内斯·亨里克斯·凡·达尔 , 堤姆斯·文森 , 乔治·瓦伦提斯
Abstract: 在形成全环栅场效应晶体管(GAA FET)的方法中，形成鳍结构。鳍结构包括多个堆叠结构，每个堆叠结构包括介电层、位于介电层上方的CNT、位于CNT上方的支撑层。在鳍结构上方形成牺牲栅极结构，形成隔离绝缘层，通过图案化隔离绝缘层来形成源极/漏极开口，从源极/漏极开口中的多个堆叠结构的每个去除支撑层，并且在源极/漏极开口中形成源极/漏极接触层。形成源极/漏极接触件，使得源极/漏极接触件仅与CNT的部分直接接触，并且介电层的部分设置在源极/漏极接触件与CNT之间。本发明的实施例还涉及具有全环栅场效应晶体管的半导体器件。
-
公开(公告)号：CN110957365A
公开(公告)日：2020-04-03
申请号：CN201910909570.5
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
Inventor： 麦特西亚斯·帕斯拉克 , 荷尔本·朵尔伯斯 , 彼得·拉姆瓦尔
IPC: H01L29/78 , H01L29/04 , H01L27/092 , H01L29/20 , H01L29/205
Abstract: 本发明描述了半导体结构，该半导体结构包括来自未掺杂半导体材料的衬底和设置在衬底上的鳍。该鳍包括非极性顶面和两个相对的第一和第二极性侧壁表面。该半导体结构还包括位于第一极性侧壁表面上的极化层、位于极化层上的掺杂半导体层、位于掺杂半导体层和第二极性侧壁表面上的介电层，以及位于介电层和第一极性侧壁表面上的栅电极层。本发明的实施例还涉及半导体电路。
-
Patent Agency Ranking
公开(公告)号：CN110875430A
公开(公告)日：2020-03-10
申请号：CN201910306008.3
申请日：2019-04-16
Applicant: 台湾积体电路制造股份有限公司
Inventor： 堤姆斯·文森 , 马库斯·约翰内斯·亨里克斯·凡·达尔 , 荷尔本·朵尔伯斯 , 麦特西亚斯·帕斯拉克
Abstract: 本发明的实施例提供了一种形成全环栅(GAA)FET的方法以及具有GAA FET的半导体器件。在形成全环栅场效应晶体管(GAA FET)的方法中，在衬底上方形成底部支撑层，并且在底部支撑层上方设置第一组碳纳米管(CNT)。在第一组CNT和底部支撑层上方形成第一支撑层，从而使得第一组CNT嵌入到第一支撑层中。在第一支撑层上方设置第二组碳纳米管(CNT)。在第二组CNT和第一支撑层上方形成第二支撑层，从而使得第二组CNT嵌入到第二支撑层中。通过至少图案化第一支撑层和第二支撑层来形成鳍结构。
-
公开(公告)号：CN110875430B
公开(公告)日：2023-09-26
申请号：CN201910306008.3
申请日：2019-04-16
Applicant: 台湾积体电路制造股份有限公司
Inventor： 堤姆斯·文森 , 马库斯·约翰内斯·亨里克斯·凡·达尔 , 荷尔本·朵尔伯斯 , 麦特西亚斯·帕斯拉克
Abstract: 本发明的实施例提供了一种形成全环栅(GAA)FET的方法以及具有GAA FET的半导体器件。在形成全环栅场效应晶体管(GAA FET)的方法中，在衬底上方形成底部支撑层，并且在底部支撑层上方设置第一组碳纳米管(CNT)。在第一组CNT和底部支撑层上方形成第一支撑层，从而使得第一组CNT嵌入到第一支撑层中。在第一支撑层上方设置第二组碳纳米管(CNT)。在第二组CNT和第一支撑层上方形成第二支撑层，从而使得第二组CNT嵌入到第二支撑层中。通过至少图案化第一支撑层和第二支撑层来形成鳍结构。
-
公开(公告)号：CN111129019A
公开(公告)日：2020-05-08
申请号：CN201911029260.0
申请日：2019-10-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 麦特西亚斯·帕斯拉克 , 布莱戴恩·杜瑞兹 , 乔治·凡利亚尼提斯 , 荷尔本·朵尔伯斯 , 马库斯·琼斯·亨利库斯·范达尔 , 马汀·克里斯多福·荷兰 , 马礼修
IPC: H01L27/11517 , H01L27/11568
Abstract: 一种半导体装置，包括介电层、在介电层上方的晶体氧化镁层、在晶体氧化镁层上方的晶体半导体通道层、至少部分重叠晶体半导体层的栅极结构以及与晶体半导体通道层相邻的源极/漏极区域。
-
公开(公告)号：CN110797387A
公开(公告)日：2020-02-14
申请号：CN201910048893.X
申请日：2019-01-18
Applicant: 台湾积体电路制造股份有限公司
Inventor： 吉尔本·朵尔伯斯 , 彼德·瑞姆瓦尔 , 麦特西亚斯·帕斯拉克 , 卡罗司·迪亚兹
IPC: H01L29/06 , H01L29/10 , H01L29/739
Abstract: 一种穿隧式场效晶体管，包含第一半导体层、第二半导体层以及本质半导体层。第二半导体层位于第一半导体层上。第一半导体层与第二半导体层是相对的导电型态。第二半导体层包含第一侧壁以及第二侧壁，其实质垂直且大于第一侧壁。本质半导体层接触第二半导体层的第二侧壁与第一半导体层。
-
公开(公告)号：CN110660848A
公开(公告)日：2020-01-07
申请号：CN201910093346.3
申请日：2019-01-30
Applicant: 台湾积体电路制造股份有限公司
Inventor： 堤姆斯·文森 , 荷尔本·朵尔伯斯 , 麦特西亚斯·帕斯拉克
IPC: H01L29/739 , H01L29/06
Abstract: 本揭露描述一种穿隧场效晶体管装置，其包含P-I-N异质接面结构。高介电常数介电层与金属栅极围绕本质通道层，中间层位在高介电常数介电层与P-I-N异质接面的本质通道层之间。在陷阱辅助穿隧效应下，中间层避免了电荷载子经由高介电常数介电层，到达穿隧效应发生的界面，因而减少了关闭状态下的电流泄漏。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.055 seconds)
