公开(公告)号：CN111128734B

公开(公告)日：2023-12-19

申请号：CN201910868922.7

申请日：2019-09-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 布兰丁·迪里耶 ,  马库斯·约翰内斯·亨里克斯·凡·达尔 ,  马丁·克里斯多夫·霍兰德 ,  荷尔本·朵尔伯斯 ,  乔治·瓦伦提斯 ,  堤姆斯·文森

IPC: H01L21/336 ,  H01L21/8234 ,  H01L27/088

Abstract: 在制造半导体器件的方法中，在半导体层的沟道区域上方形成伪栅极结构，在伪栅极结构的相对侧上形成源极/漏极外延层，对源极/漏极外延层实施平坦化操作，图案化平坦化的源极/漏极外延层，去除伪栅极结构以形成栅极间隔，以及在栅极间隔中形成金属栅极结构。本发明的实施例还涉及半导体器件。

公开(公告)号：CN116230749A

公开(公告)日：2023-06-06

申请号：CN202210901370.7

申请日：2022-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 乔治奥斯·韦理安尼堤斯 ,  奥雷斯特·马迪亚 ,  荷尔本·朵尔伯斯 ,  马可·范·达尔

IPC: H01L29/24 ,  H01L29/786 ,  H01L21/336 ,  H01L21/8238

Abstract: 场效应晶体管可以包括有源层，该有源层包含至少两种原子元素的氧化物化合物材料并且位于衬底上方，至少两种原子元素包括锡的第一元素和选自Ge、Si、P、S、F、Ti、Cs和Na的第二元素。场效应晶体管还可以包括位于有源层上的栅极电介质、位于栅极电介质上的栅电极以及接触有源层的相应部分的源电极和漏电极。氧化物化合物材料可以包括至少锗和锡。氧化物化合物半导体材料可以用作BEOL结构中的p型半导体材料。本发明的实施例还涉及半导体结构及其形成方法。

公开(公告)号：CN112582406A

公开(公告)日：2021-03-30

申请号：CN202011052637.7

申请日：2020-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 荷尔本·朵尔伯斯 ,  马库斯·约翰内斯·亨里克斯·凡·达尔

IPC: H01L27/088 ,  H01L27/092

Abstract: 一种半导体器件包括：衬底；主电路，设置在衬底的正面上方；以及背面功率输送电路，设置在衬底的背面上方。背面功率输送电路包括：第一主电源布线，用于提供第一电压；第二主电源布线，用于提供第二电压；第一局部电源布线；以及第一开关，连接至第一主电源布线和第一局部电源布线。第一主电源布线、第二主电源布线、以及第一局部电源布线埋至设置在衬底的背面上方的第一背面绝缘层中。第一局部电源布线通过穿过衬底的第一贯穿硅通孔(TSV)连接至主电路，用以提供第一电压。

公开(公告)号：CN111799294A

公开(公告)日：2020-10-20

申请号：CN202010248805.3

申请日：2020-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克斯·乔汉斯·亨利卡斯·凡戴尔 ,  莫里西欧·曼弗里尼 ,  荷尔本·朵尔伯斯

IPC: H01L27/22

Abstract: 本公开的各种实施例直指包含第一存储器元件及第二存储器元件的存储器装置。存储器装置包含基板以及被配置于基板之上的底电极。第一存储器元件被配置于底电极与顶电极之间，使得第一存储器元件具有第一面积。第二存储器元件被配置于底电极与顶电极之间。第二存储器元件与第一存储器元件以非零的距离所横向地分隔开。第二存储器元件具有不同于第一面积的第二面积。

公开(公告)号：CN113540344B

公开(公告)日：2024-12-24

申请号：CN202110727994.7

申请日：2021-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马可·范·达尔 ,  荷尔本·朵尔伯斯 ,  乔治奥斯·韦理安尼堤斯 ,  布兰丁·迪里耶 ,  马礼修

IPC: H10N70/20 ,  H10B63/00 ,  G11C16/04

Abstract: 提供了一种存储器器件，其可以包括第一电极、包括至少一个半导体金属氧化物层和至少一个含氢金属层的存储器层堆叠、以及第二电极。提供一种半导体器件，其可包括含有源极区、漏极区和沟道区的半导体金属氧化物层，位于沟道区表面的含氢金属层，以及位于沟道区上的栅电极。含氢金属层。每个含氢金属层可以包括至少90％的原子百分比的选自铂、铱、锇和钌的至少一种金属，并且可以包括0.001％至10％的原子百分比的氢原子％。氢原子可以可逆地浸入相应的半导体金属氧化物层中以改变电阻率并编码存储位。本发明的实施例还涉及半导体器件及其操作方法。

公开(公告)号：CN113380800B

公开(公告)日：2024-12-24

申请号：CN202110591884.2

申请日：2021-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马可·范·达尔 ,  荷尔本·朵尔伯斯 ,  乔治奥斯·韦理安尼堤斯

IPC: H01L27/092 ,  H01L21/8238 ,  H10B61/00 ,  H10B63/00

Abstract: 提供了晶体管、集成半导体器件及制造方法。该晶体管包括：具有多个介电突起的介电层；共形地覆盖介电层的突起以在两个相邻的介电突起之间形成多个沟槽的沟道层；设置在沟道层上的栅极层。栅极层106具有配接到沟槽中的多个栅极突起。该晶体管还包含栅极层旁边的有源区。有源区电连接至沟道层。

公开(公告)号：CN113380891B

公开(公告)日：2024-05-07

申请号：CN202110466161.X

申请日：2021-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 乔治奥斯·韦理安尼堤斯 ,  荷尔本·朵尔伯斯 ,  马可·范·达尔

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 提供了半导体器件及其制造方法。半导体器件具有半导体层和位于半导体层上的栅极结构。半导体器件具有设置在半导体层上的源极和漏极端，以及位于半导体层与源极和漏极端之间的二元氧化物层。

公开(公告)号：CN110957365B

公开(公告)日：2024-03-08

申请号：CN201910909570.5

申请日：2019-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 麦特西亚斯·帕斯拉克 ,  荷尔本·朵尔伯斯 ,  彼得·拉姆瓦尔

IPC: H01L29/78 ,  H01L29/04 ,  H01L27/092 ,  H01L29/20 ,  H01L29/205

公开(公告)号：CN113380800A

公开(公告)日：2021-09-10

申请号：CN202110591884.2

申请日：2021-05-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马可·范·达尔 ,  荷尔本·朵尔伯斯 ,  乔治奥斯·韦理安尼堤斯

IPC: H01L27/092 ,  H01L21/8238 ,  H01L27/22 ,  H01L27/24

Abstract: 提供了晶体管、集成半导体器件及制造方法。该晶体管包括：具有多个介电突起的介电层；共形地覆盖介电层的突起以在两个相邻的介电突起之间形成多个沟槽的沟道层；设置在沟道层上的栅极层。栅极层106具有配接到沟槽中的多个栅极突起。该晶体管还包含栅极层旁边的有源区。有源区电连接至沟道层。

公开(公告)号：CN112447853A

公开(公告)日：2021-03-05

申请号：CN202010921491.9

申请日：2020-09-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 荷尔本·朵尔伯斯 ,  马库斯·约翰内斯·亨里克斯·凡·达尔 ,  堤姆斯·文森

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/423 ,  H01L29/10 ,  H01L29/06

Abstract: 在形成全环栅场效应晶体管(GAA FET)的方法中，形成包括嵌入在半导体层中的CNT的鳍结构，在鳍结构上方形成牺牲栅极结构，在鳍结构的源极/漏极区处掺杂半导体层，形成隔离绝缘层，通过图案化隔离绝缘层形成源极/漏极开口，以及在鳍结构的掺杂的源极/漏极区上方形成源极/漏极接触层。本发明的实施例还涉及具有场效应晶体管的半导体器件。