公开(公告)号：CN115084006A

公开(公告)日：2022-09-20

申请号：CN202210114059.8

申请日：2022-01-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦之 ,  孙立安 ,  蔡哲恩 ,  江祐鳞 ,  黄崇铨 ,  陈志壕

IPC: H01L21/768

Abstract: 一种方法包括：在导电部件上方形成第一蚀刻停止层(ESL)，在第一ESL上形成第一介电层，在第一介电层上形成第二ESL，在第二ESL上形成第二介电层，在第二介电层中形成沟槽，在沟槽的底面中形成延伸穿过第二介电层的第一开口，以及在第一开口的底面中形成第二开口。第二开口延伸穿过第一介电层和第一ESL。第二开口暴露导电部件的顶面。该方法还包括加宽第一开口至第二宽度，用导电材料填充沟槽以形成导线，以及用导电材料填充第二开口和第一开口以形成导电通孔。本申请的实施例提供了半导体器件及其形成方法。

公开(公告)号：CN109427657B

公开(公告)日：2021-03-05

申请号：CN201810195046.1

申请日：2018-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林建宏 ,  范振礼 ,  陈志壕

IPC: H01L21/768 ,  H01L23/528

Abstract: 本申请涉及半导体器件及其形成方法，公开了一种用于减少线的摆动的方法，该方法包括在衬底上方形成硅图案化层并且在硅图案化层上方沉积掩模层。掩模层被图案化以在其中形成一个或多个开口。掩模层被薄化并且一个或多个开口被加宽，以提供较小的高宽比。然后掩模层的图案被用来图案化硅图案化层。硅图案化层进而被用来图案化将在其中形成金属线的目标层。

公开(公告)号：CN108807152A

公开(公告)日：2018-11-13

申请号：CN201710884386.0

申请日：2017-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭泰彦 ,  叶朝贵 ,  吴英豪 ,  陈志壕

IPC: H01L21/033 ,  H01L21/3213 ,  H01L21/311

Abstract: 一种半导体装置的形成方法包括：定义第一芯与第二芯于硬掩模层上。方法亦包括沿着第一芯与第二芯的侧壁及上方沉积间隔物层，并形成牺牲材料于第一芯与第二芯之间的间隔物层上。牺牲材料包括无机氧化物。移除间隔物层的第一水平部份，以露出第一芯与第二芯。间隔物层的保留部份提供多个间隔物于第一芯与第二芯的侧壁上。方法亦包括移除第一芯与第二芯，并采用间隔物与牺牲材料作为蚀刻掩模，以图案化硬掩模层。

公开(公告)号：CN106024617A

公开(公告)日：2016-10-12

申请号：CN201510569363.1

申请日：2015-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪雨利 ,  孔德明 ,  陈志壕 ,  陈科维 ,  王英郎 ,  张宏睿 ,  曾鸿輝

IPC: H01L21/3065 ,  C23F1/12

CPC classification number: H01L21/76814 ,  H01L21/02063 ,  H01L21/31116 ,  H01L21/76897 ,  H01L2221/1063 ,  H01L21/3065 ,  C23F1/12

Abstract: 本发明提供了一种制造半导体器件的方法。方法包括：提供半导体衬底；在半导体衬底中至少部分地形成导电区；在衬底上方形成介电层；在介电层上方形成硬掩模，硬掩模具有位于导电区上方的开口；通过第一蚀刻气体干蚀刻介电层以形成凹进的部件，其中，因此在凹进的部件的底部处暴露出导电区的表面，并且在凹进的部件的内表面处形成副产物膜；以及通过第二蚀刻气体干蚀刻介电层，其中，第二蚀刻气体与副产物膜和导电区化学反应，并且因此在凹进的部件的底部周围构建牺牲层。本发明还涉及制造半导体器件的干蚀刻气体和方法。

公开(公告)号：CN109326521B

公开(公告)日：2020-12-01

申请号：CN201810271979.4

申请日：2018-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范振豊 ,  陈志壕 ,  陈文彦

IPC: H01L21/3213 ,  H01L21/311

Abstract: 描述了半导体工艺中用于图案化的方法。形成其中具有切口的伪层。在伪层上方形成第一牺牲层，并且第一牺牲层的至少部分设置在切口中。在第一牺牲层上方形成第二牺牲层。将第二牺牲层图案化为具有第一图案。使用第二牺牲层的第一图案，将第一牺牲层图案化为具有第一图案。去除第二牺牲层。之后，包括改变第一牺牲层的第一图案的尺寸来在第一牺牲层中形成第二图案。使用第一牺牲层的第二图案，图案化伪层。沿着图案化的伪层的相应的侧壁形成掩模部分。使用掩模部分形成掩模。本发明的实施例还涉及多重图案化方法。

公开(公告)号：CN107665857B

公开(公告)日：2020-07-10

申请号：CN201611091047.9

申请日：2016-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈濬凯 ,  许仲豪 ,  周家政 ,  柯忠祁 ,  李资良 ,  陈志壕 ,  潘兴强

IPC: H01L21/768

Abstract: 一种方法包括在第一硬掩模层上方形成含碳层，含碳层具有大于约25％的碳原子百分比；在含碳层上方形成覆盖层；在覆盖层上方形成第一光刻胶；和将第一光刻胶用作第一蚀刻掩模，蚀刻覆盖层和含碳层。然后，去除第一光刻胶。在覆盖层上方形成第二光刻胶。将第二光刻胶用作第二蚀刻掩模，蚀刻覆盖层和含碳层。去除第二光刻胶。将含碳层用作蚀刻掩模，蚀刻位于含碳层下方的第三光刻胶。将第三光刻胶用作蚀刻掩模蚀刻位于第三光刻胶下面的介电层以形成通孔开口。用导电材料填充通孔开口。本发明实施例涉及用于形成具有笔直轮廓的通孔的多重图案化。

公开(公告)号：CN111128719A

公开(公告)日：2020-05-08

申请号：CN201911042983.4

申请日：2019-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李奕璋 ,  林建宏 ,  陈志壕 ,  吴英豪 ,  陈文彦 ,  曾世华 ,  孙书辉

IPC: H01L21/311 ,  H01L21/3213

Abstract: 本公开涉及图案形成方法和用于制造半导体器件的方法。在图案形成方法中，在要被图案化的目标层上方形成光致抗蚀剂图案。在光致抗蚀剂图案上形成延伸材料层。通过至少使用延伸材料层作为蚀刻掩模来图案化目标层。

公开(公告)号：CN107424954A

公开(公告)日：2017-12-01

申请号：CN201710173639.3

申请日：2017-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志壕 ,  游大庆

IPC: H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/31144 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L21/76802 ,  H01L21/76807

Abstract: 半导体结构的制造方法包含在导电部件上形成介电层，在介电层上形成具有第一开口的第一掩模。在第一掩模上形成第二掩模，在第二掩模上形成具有第二开口的第三掩模。在第三掩模上形成具有第三开口的第四掩模，第三开口的一部分与第二开口重叠。将第三开口的此部分转移至第二掩模以形成第四开口，第四开口的一部分与第一开口重叠。将第四开口的此部分转移至介电层以形成第五开口。第五开口延伸至介电层中以形成延伸的第五开口，延伸的第五开口暴露出导电部件，将导电材料填入延伸的第五开口。

公开(公告)号：CN103117250B

公开(公告)日：2016-04-06

申请号：CN201210195021.4

申请日：2012-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王忠裕 ,  洪瑞斌 ,  陈志壕 ,  苏峻兴 ,  茅一超 ,  叶宫辰 ,  蔡宜霖 ,  洪樱姿 ,  高金福 ,  许仕逸 ,  张进传 ,  刘献文 ,  李隆华

IPC: H01L21/78 ,  H01L21/67

CPC classification number: H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/50 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/11002 ,  H01L2224/13025 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/11 ,  H01L2924/00

Abstract: 本发明公开了一种方法，该方法包括：对包括多个管芯的复合晶圆进行切割，其中，在进行切割步骤时所述复合晶圆接合在载具上。在切割步骤之后，将所述复合晶圆设置于胶带上。然后从所述复合晶圆和所述第一胶带上剥离所述载具。本发明还涉及用于载具剥离的方法。

公开(公告)号：CN102194792A

公开(公告)日：2011-09-21

申请号：CN201010294263.X

申请日：2010-09-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈启平 ,  陈志壕

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/768 ,  H01L21/76802 ,  H01L21/76877 ,  H01L23/522 ,  H01L23/5384 ,  H01L2224/16225

Abstract: 本发明在此提供一种集成电路及制造一集成电路的方法。此集成电路包含一内连结构，至少部分位于一基板上的一介电层的至少一开口中。至少一空气隙位于该介电层与该内连结构间。至少一第一衬垫材料位于该至少一空气隙下方。至少一第二衬垫材料环绕该内连结构而设。该至少一第一衬垫材料位于该介电层与该至少一第二衬垫材料之间。