-
公开(公告)号：CN113113387B
公开(公告)日：2024-06-11
申请号：CN202110275480.2
申请日：2021-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本发明的各个实施例涉及集成电路(IC)，其中空腔分离互连结构的导线。例如，导电部件覆盖衬底，并且金属间介电(IMD)层覆盖导电部件。第一导线和第二导线在IMD层中相邻并且分别具有彼此面对的第一侧壁和第二侧壁，同时被IMD层彼此分离。此外，第一导线覆盖导电部件并与该导电部件相接。第一空腔和第二空腔进一步将第一侧壁和第二侧壁彼此分离。第一空腔分离第一侧壁与IMD层，并且第二空腔分离第二侧壁与IMD层。空腔减小了第一导线与第二导线之间的寄生电容，因此减小了导致IC性能下降的电阻电容(RC)延迟。本申请的实施例还涉及形成集成电路的方法。
-
公开(公告)号：CN113206036A
公开(公告)日：2021-08-03
申请号：CN202110259671.X
申请日：2021-03-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开实施例是有关于一种半导体结构。半导体结构包含第一层间介电层，第一层间介电层设置于半导体基板的上方。下导电结构设置于第一层间介电层之内。覆盖层沿着下导电结构的顶表面连续地延伸。上层间介电结构覆盖于下导电结构之上。导电体设置于上层间介电结构之内。导电体的底面直接覆盖于下导电结构的顶面之上。导电体的底面的宽度小于下导电结构的顶面的宽度。扩散阻挡层设置于导电体与上层间介电结构之间。扩散阻挡层从直接设置于导电体的底面和下导电结构的顶面之间的区域侧向偏移一非零距离。
-
公开(公告)号：CN113113387A
公开(公告)日：2021-07-13
申请号：CN202110275480.2
申请日：2021-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本发明的各个实施例涉及集成电路(IC)，其中空腔分离互连结构的导线。例如，导电部件覆盖衬底，并且金属间介电(IMD)层覆盖导电部件。第一导线和第二导线在IMD层中相邻并且分别具有彼此面对的第一侧壁和第二侧壁，同时被IMD层彼此分离。此外，第一导线覆盖导电部件并与该导电部件相接。第一空腔和第二空腔进一步将第一侧壁和第二侧壁彼此分离。第一空腔分离第一侧壁与IMD层，并且第二空腔分离第二侧壁与IMD层。空腔减小了第一导线与第二导线之间的寄生电容，因此减小了导致IC性能下降的电阻电容(RC)延迟。本申请的实施例还涉及形成集成电路的方法。
-
公开(公告)号：CN108122903A
公开(公告)日：2018-06-05
申请号：CN201710741293.2
申请日：2017-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
CPC classification number: H01L28/20 , H01L23/5228 , H01L27/0207 , H01L27/0802 , H01L28/00 , H01L29/8605 , H01L51/05
Abstract: 本发明实施例揭露一种半导体装置及布局方法。所述半导体装置包括：第一组导电层，其与有源装置耦合；第二组导电层，其用于连接至外部装置；一组中间导电层，其介于所述第一组导电层与所述第二组导电层之间；及电阻层，其放置于所述一组中间导电层中。
-
公开(公告)号：CN109768028A
公开(公告)日：2019-05-17
申请号：CN201811041594.5
申请日：2018-09-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522
Abstract: 提供一种半导体装置结构。半导体装置结构包含半导体基底及在半导体基底上的第一电阻元件和第二电阻元件。半导体装置结构亦包含电性连接至第一电阻元件的第一导电部件和电性连接至第二电阻元件的第二导电部件。半导体装置结构还包含围绕第一导电部件和第二导电部件的介电层。
-
Patent Agency Ranking
公开(公告)号：CN108962852A
公开(公告)日：2018-12-07
申请号：CN201710948498.8
申请日：2017-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/40 , H01L23/535
Abstract: 本申请提供半导体装置结构，半导体装置结构包含半导体基底、栅极堆叠以及互连结构位于栅极堆叠和半导体基底上方。半导体装置结构也包含电阻元件位于互连结构上方，且电阻元件位于栅极堆叠的正上方。半导体装置结构还包含导热元件位于互连结构上方，在电阻元件的主表面上的导热元件的直接投影延伸跨过主表面的第一虚线的一部分和第二虚线的一部分，第一虚线垂直于第二虚线，第一虚线和第二虚线相交于主表面的中心，半导体装置结构包含介电层将导热元件与电阻元件隔开。
-
公开(公告)号：CN102194792B
公开(公告)日：2012-11-14
申请号：CN201010294263.X
申请日：2010-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L21/7682 , H01L21/768 , H01L21/76802 , H01L21/76877 , H01L23/522 , H01L23/5384 , H01L2224/16225
Abstract: 本发明在此提供一种集成电路及制造一集成电路的方法。此集成电路包含一内连结构，至少部分位于一基板上的一介电层的至少一开口中。至少一空气隙位于该介电层与该内连结构间。至少一第一衬垫材料位于该至少一空气隙下方。至少一第二衬垫材料环绕该内连结构而设。该至少一第一衬垫材料位于该介电层与该至少一第二衬垫材料之间。
-
公开(公告)号：CN102263083A
公开(公告)日：2011-11-30
申请号：CN201010537288.8
申请日：2010-11-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
CPC classification number: H01L21/7682 , H01L21/76829 , H01L21/76849 , H01L23/5222 , H01L23/53238 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭示一种集成电路结构及其形成方法，以在集成电路中提供内连线所需的绝缘结构。本发明一实施例的集成电路结构含有基板，其上具有两个相邻的内连线结构。盖层对准并形成于每一内连线结构上。侧壁物形成于每一内连线结构的相对两侧上，且气隙形成于内连线结构之间。介电层位于基板上以覆盖盖层与气隙。
-
公开(公告)号：CN102208359A
公开(公告)日：2011-10-05
申请号：CN201110005232.2
申请日：2011-01-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/76 , H01L21/768 , H01L27/02 , G03F1/14 , G06F17/50
CPC classification number: G03F7/70466 , G03F1/70
Abstract: 本发明公开了一种制作半导体元件的方法与设备。此设备包含第一光罩与第二光罩。第一光罩上具有多个第一特征形成，且第一光罩具有第一全域图案密度。第二光罩上具有多个第二特征，且第二光罩具有第二全域图案密度。这些第一特征与第二特征共同定义出半导体元件的一层的一布局影像。第一全域图案密度与第二全域图案密度具有一预设比例。
-
公开(公告)号：CN115332158A
公开(公告)日：2022-11-11
申请号：CN202210677593.X
申请日：2022-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开提供了一种形成内连线结构的方法。方法包括形成金属层在基板上方，金属层包括第一金属；形成盖层在金属层上；图案化盖层及金属层，从而形成沟槽在金属层中；沉积第一介电层在沟槽中；移除盖层，使第一介电层突出于金属层的顶表面；沉积第二介电层在第一介电层及金属层上方；形成开口在第二介电层中，从而部分地露出金属层的顶表面；及形成导电部件在开口中并与金属层电性耦合，导电部件包含第二金属。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.053 seconds)
