-
公开(公告)号：CN111211089B
公开(公告)日：2022-10-28
申请号：CN201911058980.X
申请日：2019-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L21/8234 , H01L27/088
Abstract: 本公开涉及集成电路结构及其制造方法。一种集成电路结构包括：体半导体区域；第一半导体条带，在体半导体区域上方并连接到体半导体区域；以及电介质层，其中包括氧化硅。在氧化硅中掺杂碳原子。电介质层包括：水平部分，在体半导体区域的顶表面上方并与体半导体区域的顶表面接触；以及垂直部分，连接到水平部分的一端。垂直部分与第一半导体条带的下部的侧壁接触。第一半导体条带的顶部突出高于垂直部分的顶表面以形成半导体鳍。水平部分和垂直部分具有相同的厚度。栅极堆叠在半导体鳍的侧壁和顶表面上延伸。
-
公开(公告)号：CN115000015A
公开(公告)日：2022-09-02
申请号：CN202210152098.7
申请日：2022-02-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种集成电路结构及其形成方法，集成电路结构包含基板、晶体管、第一介电质层、金属接触、第一低k介电质层、第二介电质层、第一金属特征。晶体管位于基板上方。第一介电质层位于晶体管上方。金属接触位于第一介电质层内并与晶体管电连接。第一低k介电质层位于第一介电质层上方。第二介电质层位于第一低k介电质层且第二介电质层的一介电常数高于第一低k介电质层的一介电常数。第一金属特征延伸穿越第二介电质层和第一低k介电质层至金属接触。
-
公开(公告)号：CN109585554B
公开(公告)日：2022-04-19
申请号：CN201810688284.6
申请日：2018-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/331
Abstract: 提供了包括具有多个间隔件层的间隔件部件的半导体器件结构。在一个实例中，半导体器件包括：衬底上的有源区，有源区包括源极/漏极区域；位于有源区上方的栅极结构，源极/漏极区域靠近栅极结构；间隔件部件，该间隔件部件具有沿着栅极结构的侧壁的第一部分并且具有沿着源极/漏极区域的第二部分，其中，间隔件部件的第一部分包括沿着栅极结构的侧壁的块状间隔件层，其中，间隔件部件的第二部分包括块状间隔件层和处理的密封间隔件层，处理的密封间隔件层沿着源极/漏极区域设置并且位于块状间隔件层和源极/漏极区域之间；以及位于间隔件部件上的接触蚀刻停止层。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN110021517B
公开(公告)日：2022-02-18
申请号：CN201811432605.2
申请日：2018-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , C23C16/455
Abstract: 本发明的实施例涉及在FinFET器件中形成例如低k栅极间隔件层的低k介电材料的方法。可以使用具有通用化学结构的前体形成低k介电材料，通用化学结构包括键合在两个硅原子之间的至少一个碳原子。可以通过控制介电材料中的碳浓度实现介电材料的目标k值。本发明的实施例还涉及半导体结构及其形成方法。
-
公开(公告)号：CN107154395B
公开(公告)日：2021-07-09
申请号：CN201710118081.9
申请日：2017-03-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/60
Abstract: 提供一种器件、结构和方法，由此使用插入层为周围介电层提供附加支撑。插入层可应用于两个介电层之间。一旦成型，沟槽和通孔形成在复合层内，并且插入层将有助于提供支撑，这将限制或者消除可能妨碍随后的工艺步骤(例如使用导电材料填充所述沟槽和通孔)的不期望的弯曲或其它结构性运动。本发明实施例还提供一种用于制造半导体结构的方法和一种半导体结构。
-
Patent Agency Ranking
公开(公告)号：CN110838487A
公开(公告)日：2020-02-25
申请号：CN201910689499.4
申请日：2019-07-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开涉及半导体器件及方法。一个实施例是一种器件，包括：第一鳍，从衬底延伸；第一栅极堆叠，位于第一鳍的侧壁上方并且沿着第一鳍的侧壁；第一栅极间隔件，沿着第一栅极堆叠的侧壁设置；第一外延源极/漏极区域，在第一鳍中并与第一栅极间隔件相邻；以及保护层，在第一外延源极/漏极区域和第一栅极间隔件之间，并且在第一栅极间隔件和第一栅极堆叠之间。
-
公开(公告)号：CN104752338B
公开(公告)日：2018-11-09
申请号：CN201410843919.7
申请日：2014-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本发明提供了一种互连件和形成用于半导体器件的互连件的方法。通过处理介电层的上表面以产生高密度层来形成互连件。例如，处理可以包括使用六甲基二硅氮烷(HMDS)、三甲基硅烷基二乙胺(TMSDEA)或乙酸三甲基硅酯(OTMSA)生成高密度单层。处理之后，可以图案化介电层以生成随后用导电材料填充的开口。例如，可以使用化学机械抛光去除过量的导电材料。本发明涉及用于半导体器件的互连结构。
-
公开(公告)号：CN106941092A
公开(公告)日：2017-07-11
申请号：CN201610649787.3
申请日：2016-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 集成电路结构包括具有第一k值的第一低k介电层以及具有低于第一k值的第二k值的第二低k介电层。第二低k介电层位于第一低k介电层上面。双镶嵌结构包括具有位于第一低k介电层中的部分的通孔以及位于通孔上方并且连接至通孔的金属线。该金属线包括位于第二低k介电层中的部分。本发明的实施例还涉及集成电路结构的形成方法。
-
公开(公告)号：CN100401502C
公开(公告)日：2008-07-09
申请号：CN200510109275.X
申请日：2005-10-20
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/552 , B01D53/9468 , B01D53/9472 , B01D2255/1021 , B01D2255/9022 , B01D2255/9035 , B01D2255/9155 , B01D2257/404 , B01D2257/502 , B01D2257/702 , B01J23/40 , B01J23/42 , B01J29/061 , B01J29/072 , B01J29/763 , B01J35/0006 , B01J35/04 , B01J37/024 , B01J37/0244 , B01J37/0246 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种具有紫外光保护层的半导体元件，具体为在一半导体基底上形成一种紫外光保护层，用来保护底部材料及电子元件，避免与紫外光反应或因照射而造成损害。紫外光保护层包括一杂质掺杂硅层，其中掺杂物包括氧、碳、氢及氮或上述元素的组合。紫外光保护层包括SiOC:H、SiON、SiN及SiCO:H或上述组合或以上述材料所形成的多层结构。本发明所述具有紫外光保护层的半导体元件，可保护下层的电子元件免于暴露在紫外光下而造成损害。
-
公开(公告)号：CN1320609C
公开(公告)日：2007-06-06
申请号：CN200410046205.X
申请日：2004-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/31 , H01L21/3105 , H01L21/768
CPC classification number: H01L21/76835 , H01L21/02126 , H01L21/022 , H01L21/02271 , H01L21/0234 , H01L21/31633 , H01L21/76801 , H01L21/76807 , H01L21/76826 , H01L21/76829
Abstract: 本发明提供一种形成半导体装置的方法，首先，提供一半导体基底，于半导体基底上形成一化学气相沉积的低介电常数介电层；然后，以氢气对化学气相沉积的低介电常数介电层表面进行处理以形成一改质表层。
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.038 seconds)
