公开(公告)号：CN111863636A

公开(公告)日：2020-10-30

申请号：CN202010347891.3

申请日：2020-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 翁圣丰 ,  谢静华 ,  刘重希 ,  林志伟 ,  邱圣翔 ,  赖耀东 ,  林家民

IPC: H01L21/56 ,  H01L23/31

Abstract: 一种模制设备被配置成用于对半导体装置进行模制且所述模制设备包括下部模具及上部模具。所述下部模具被配置成承载所述半导体装置。所述上部模具设置在所述下部模具上方以接纳所述半导体装置且所述上部模具包括模具部件及动态部件。所述模具部件被配置成覆盖所述半导体装置的上表面。所述动态部件围绕所述上部模具的装置接纳区设置且被配置成相对于所述模具部件移动。另提供一种模制方法及一种模制半导体装置。

公开(公告)号：CN107527826A

公开(公告)日：2017-12-29

申请号：CN201611197121.5

申请日：2016-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱圣翔 ,  陈孟泽 ,  谢静华 ,  刘重希 ,  翁圣丰 ,  郑明达

IPC: H01L21/56 ,  H01L23/31

CPC classification number: H01L25/0657 ,  H01L21/31053 ,  H01L21/486 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/76877 ,  H01L21/78 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5389 ,  H01L24/03 ,  H01L24/06 ,  H01L24/11 ,  H01L24/14 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L25/03 ,  H01L25/50 ,  H01L2224/0231 ,  H01L2224/02331 ,  H01L2224/02373 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/11002 ,  H01L2224/12105 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2924/1531 ,  H01L2924/18162 ,  H01L2924/00 ,  H01L23/3107

Abstract: 一种方法包括将第一半导体封装件附接在载体上，其中，第一半导体封装件包括多个堆叠半导体管芯和多个接触焊盘，在载体上方沉积第一模塑料层，其中，第一半导体封装件嵌入在第一模塑料层中，在多个接触焊盘上方形成多个导电结构，将半导体管芯附接在第一模塑料层上，在载体上方沉积第二模塑料层，其中，半导体管芯和多个导电结构嵌入在第二模塑料层中，在第二模塑料层上方形成互连结构，以及在互连结构上方形成多个凸块。本发明的实施例还涉及叠层封装件结构和方法。

公开(公告)号：CN107393837A

公开(公告)日：2017-11-24

申请号：CN201611217927.6

申请日：2016-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡易达 ,  陈孟泽 ,  翁圣丰 ,  邱圣翔 ,  林威宏 ,  郑明达 ,  谢静华 ,  刘重希

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L21/563 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/97 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/68354 ,  H01L2221/68368 ,  H01L2224/0237 ,  H01L2224/024 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/16145 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2225/06548 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/06 ,  H01L2924/0635 ,  H01L2924/0665 ,  H01L2924/07025 ,  H01L2924/0715 ,  H01L2924/14 ,  H01L2924/18162 ,  H01L2924/19011 ,  H01L2924/19102 ,  H01L2924/3511 ,  H01L21/561

Abstract: 根据一些实施例，叠层封装件(PoP)结构包括具有第一侧和与第一侧相对的第二侧的第一半导体封装件、具有第一侧和与第一侧相对的第二侧的第二半导体封装以及耦合在第一半导体封装件的第一侧和第二半导体封装件的第一侧之间的多个封装件间连接器。PoP结构还包括位于第一半导体封装件的第二侧上的第一模制材料。所二半导体封装件的第二侧基本上无第一模制材料。本发明的实施例还涉及先进的INFOPOP及其形成方法。

公开(公告)号：CN102543868A

公开(公告)日：2012-07-04

申请号：CN201110217321.3

申请日：2011-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 古进誉 ,  游秀美 ,  林峻莹 ,  连永昌 ,  邱圣翔 ,  于达人

IPC: H01L21/78 ,  B23K26/00

CPC classification number: H01L21/78 ,  B23K26/0006 ,  B23K26/009 ,  B23K26/18 ,  B23K26/364 ,  B23K26/40 ,  B23K2103/172 ,  B23K2103/42 ,  B23K2103/50 ,  H01L23/585 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/11849 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2924/01019 ,  H01L2924/14 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/013

Abstract: 本发明的实施例包括一种切割半导体结构的方法。在半导体衬底上方提供器件层。器件层具有第一芯片区域和第二芯片区域。划线区域位于第一芯片区域和第二芯片区域之间。保护层形成在器件层上方。从而形成在半导体衬底的上方。对划线区域之上的保护层进行激光切割，以形成切口。切口延伸至半导体衬底中，并且将保护层形成为覆盖部分切口。穿过保护层的部分和衬底，进行机械切割，以将第一芯片区域和第二芯片区域分离。

公开(公告)号：CN107342267A

公开(公告)日：2017-11-10

申请号：CN201710138495.8

申请日：2017-03-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡钰芃 ,  翁圣丰 ,  邱圣翔 ,  林志伟 ,  林威宏 ,  郑明达 ,  谢静华 ,  刘重希 ,  陈孟泽

IPC: H01L23/31

CPC classification number: H01L23/60 ,  H01L21/56 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/5386 ,  H01L23/5389 ,  H01L23/552 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24137 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3025 ,  H05K9/0073 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L23/3114

Abstract: 提供封装结构及其形成方法。封装结构包含位于基底层上的集成电路管芯及第一遮蔽部件。封装结构还包含封装层，封住集成电路管芯及第一遮蔽部件。封装结构还包括第二遮蔽部件，从基底层的侧表面朝向第一遮蔽部件延伸，以与第一遮蔽部件电性连接。第二遮蔽部件的侧表面背向基底层的侧表面，且大致上与封装层的侧表面共平面。

公开(公告)号：CN102543868B

公开(公告)日：2014-07-02

申请号：CN201110217321.3

申请日：2011-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 古进誉 ,  游秀美 ,  林峻莹 ,  连永昌 ,  邱圣翔 ,  于达人

IPC: H01L21/78 ,  B23K26/00

CPC classification number: H01L21/78 ,  B23K26/0006 ,  B23K26/009 ,  B23K26/18 ,  B23K26/364 ,  B23K26/40 ,  B23K2103/172 ,  B23K2103/42 ,  B23K2103/50 ,  H01L23/585 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/11849 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2924/01019 ,  H01L2924/14 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/013

Abstract: 本发明的实施例包括一种切割半导体结构的方法。在半导体衬底上方提供器件层。器件层具有第一芯片区域和第二芯片区域。划线区域位于第一芯片区域和第二芯片区域之间。保护层形成在器件层上方。从而形成在半导体衬底的上方。对划线区域之上的保护层进行激光切割，以形成切口。切口延伸至半导体衬底中，并且将保护层形成为覆盖部分切口。穿过保护层的部分和衬底，进行机械切割，以将第一芯片区域和第二芯片区域分离。

公开(公告)号：CN115377074A

公开(公告)日：2022-11-22

申请号：CN202210166439.6

申请日：2022-02-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江铠名 ,  李兆伟 ,  蔡玮伦 ,  林家民 ,  蔡易达 ,  翁圣丰 ,  陈又豪 ,  邱圣翔 ,  林志伟 ,  谢静华

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/16 ,  H01L23/498 ,  H01L21/78 ,  H01L21/683

Abstract: 一种内存装置，包括基座半导体管芯、导电端子、内存管芯、绝缘包封体和缓冲盖。导电端子设置在基座半导体管芯的第一表面上。内存管芯堆栈在基座半导体管芯的第二表面上，且基座半导体管芯的第二表面与基座半导体管芯的第一表面相对。绝缘包封体设置在基座半导体管芯的第二表面上并且侧向地包覆内存管芯。缓冲盖覆盖基座半导体管芯的第一表面、基座半导体管芯的侧壁以及绝缘包封体的侧壁。

公开(公告)号：CN108962841A

公开(公告)日：2018-12-07

申请号：CN201710512717.8

申请日：2017-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林志伟 ,  陈星兆 ,  谢静华 ,  余振华 ,  刘重希 ,  陈孟泽 ,  邱圣翔 ,  翁圣丰

IPC: H01L23/31 ,  H01L21/56 ,  H01L21/60

Abstract: 本发明实施例提供一种半导体封装。所述半导体封装包括芯片、模制化合物、及介电层。所述芯片上具有连接件。所述模制化合物包封所述芯片，其中所述模制化合物的表面实质上低于所述芯片的有源表面。所述介电层设置在所述芯片及所述模制化合物之上，其中所述介电层具有平的表面，且所述介电层的材料不同于所述模制化合物的材料。

公开(公告)号：CN103378041A

公开(公告)日：2013-10-30

申请号：CN201310090561.0

申请日：2013-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黃昶嘉 ,  林宗澍 ,  普翰屏 ,  林彦良 ,  邱圣翔

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L24/16 ,  H01L23/49816 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81024 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/83102 ,  H01L2924/15311 ,  H01L2224/16225 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/0665

Abstract: 公开了在用于形成半导体封装件的BOT结构中所用的焊接掩模沟槽的方法和装置。在迹线上以及在基板上形成焊接掩模层。形成焊接掩模层的开口，该开口称作焊接掩模沟槽，从而暴露出基板上的迹线。焊接掩模沟槽的宽度约为焊料凸块的直径尺寸。焊料凸块直接接合在暴露的迹线上以通过互连件将芯片连接到迹线。通过形成焊接掩模沟槽，在焊接掩模沟槽中暴露出来的迹线具有更好的抓取力，这减少了半导体封装件的迹线剥离故障。在封装件中可以形成多个焊接掩模沟槽环。本发明公开了迹线上凸块芯片封装的方法和装置。

公开(公告)号：CN218939647U

公开(公告)日：2023-04-28

申请号：CN202222379976.7

申请日：2022-08-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李兆伟 ,  周子庭 ,  蓝竣彦 ,  林育蔚 ,  邱圣翔 ,  林志伟 ,  谢静华

IPC: H01L23/29 ,  H01L23/31 ,  H01L23/36 ,  H01L25/16

Abstract: 一种封装结构包括电路基底、封装元件及模制层。封装元件设置于电路基底上且与电路基底电性连接。模制层设置于电路基底之上且至少覆盖电路基底的顶表面。模制层包括第一部分及第二部分，所述第一部分包绕于封装元件的侧壁周围且具有第一厚度，第二部分环绕第一部分且与第一部分连接。第一部分的第一厚度大于第二部分的第二厚度。模制层的第一部分的顶表面高于封装元件的顶表面。