-
公开(公告)号：CN102810506B
公开(公告)日：2015-08-12
申请号：CN201210020209.5
申请日：2012-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L24/13 , H01L21/76885 , H01L23/3192 , H01L24/03 , H01L24/05 , H01L24/82 , H01L2224/02235 , H01L2224/02255 , H01L2224/0235 , H01L2224/02375 , H01L2224/0401 , H01L2224/05005 , H01L2224/05008 , H01L2224/05022 , H01L2224/05541 , H01L2224/05569 , H01L2224/05572 , H01L2224/10155 , H01L2224/13005 , H01L2224/13006 , H01L2224/13007 , H01L2224/13024 , H01L2224/13111 , H01L2224/13139 , H01L2224/13147 , H01L2924/00014 , H01L2924/01029 , H01L2924/351 , H01L2924/35121 , H01L2924/207 , H01L2924/2076 , H01L2224/05552
Abstract: 提供了一种用于提供后钝化和凸块下金属化层的系统和方法。实施例包括大于上部凸块下金属化层的后钝化层。延伸超过凸块下金属化层的后钝化层保护了下层免受由材料的热膨胀系数不匹配而产生的应力的影响。本发明还提供了一种用于芯片级封装的电连接。
-
公开(公告)号：CN101425493A
公开(公告)日：2009-05-06
申请号：CN200810089215.X
申请日：2008-04-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L23/522
CPC classification number: H01L24/11 , H01L24/13 , H01L2224/0401 , H01L2224/05008 , H01L2224/05111 , H01L2224/05124 , H01L2224/05139 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05171 , H01L2224/05572 , H01L2224/05647 , H01L2224/05655 , H01L2224/11 , H01L2224/1147 , H01L2224/13 , H01L2224/13099 , H01L2224/16 , H01L2224/45124 , H01L2924/00011 , H01L2924/00014 , H01L2924/0002 , H01L2924/01013 , H01L2924/01019 , H01L2924/01022 , H01L2924/01023 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/04941 , H01L2924/04953 , H01L2924/14 , H01L2924/19041 , H01L2924/30105 , H01L2924/00 , H01L2224/48 , H01L2224/05552 , H01L2924/01004 , H01L2924/013 , H01L2924/01028 , H01L2924/0105
Abstract: 本发明是有关于一种集成电路结构，包括有钝化层；穿孔设于钝化层中；含铜通道形成于穿孔中；高分子层形成于钝化层上，其中高分子层包括有一开口，并暴露出含铜通道；后端钝化连接(PPI)线形成于高分子层中，其中后端钝化连接线延伸至此开口中，并物理性地接触于含铜通道；以及底凸块金属层形成于后端钝化连接线上，并电性连接于后端钝化连接线。本发明提出的集成电路结构，可减少电阻电容延迟(RC－Delay)效应和减少制程成本。
-
公开(公告)号：CN101325166A
公开(公告)日：2008-12-17
申请号：CN200810085722.6
申请日：2008-03-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L21/768 , H01L23/482 , H01L23/522
CPC classification number: H01L23/53238 , H01L21/6836 , H01L21/76898 , H01L24/05 , H01L2221/6834 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/04941 , H01L2924/14 , H01L2924/19041 , H01L2924/19043
Abstract: 本发明涉及一种集成电路结构及其形成方法。该方法包括：提供衬底；形成延伸进入衬底的穿透硅通道的开口；在穿透硅通道的开口中形成凸块下金属层，其中凸块下金属层延伸至穿透硅通道的开口之外；以金属材料填充穿透硅通道；形成图案化覆盖层于前述金属材料上；以及蚀刻凸块下金属层外露于穿透硅通道的开口的一部分，其中图案化覆盖层是用来做为掩膜使用。
-
公开(公告)号：CN102543868A
公开(公告)日：2012-07-04
申请号：CN201110217321.3
申请日：2011-07-29
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/78 , B23K26/0006 , B23K26/009 , B23K26/18 , B23K26/364 , B23K26/40 , B23K2103/172 , B23K2103/42 , B23K2103/50 , H01L23/585 , H01L24/11 , H01L24/13 , H01L2224/05124 , H01L2224/05147 , H01L2224/05166 , H01L2224/05624 , H01L2224/05647 , H01L2224/05655 , H01L2224/11849 , H01L2224/131 , H01L2224/13147 , H01L2924/01019 , H01L2924/14 , H01L2924/014 , H01L2924/00014 , H01L2924/00 , H01L2924/013
Abstract: 本发明的实施例包括一种切割半导体结构的方法。在半导体衬底上方提供器件层。器件层具有第一芯片区域和第二芯片区域。划线区域位于第一芯片区域和第二芯片区域之间。保护层形成在器件层上方。从而形成在半导体衬底的上方。对划线区域之上的保护层进行激光切割，以形成切口。切口延伸至半导体衬底中，并且将保护层形成为覆盖部分切口。穿过保护层的部分和衬底，进行机械切割，以将第一芯片区域和第二芯片区域分离。
-
公开(公告)号：CN1725466A
公开(公告)日：2006-01-25
申请号：CN200510002427.6
申请日：2005-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/60 , H01L23/52 , H01L23/48
CPC classification number: H01L24/12 , H01L23/3114 , H01L23/525 , H01L23/53238 , H01L24/11 , H01L2224/0231 , H01L2224/0401 , H01L2224/05147 , H01L2224/05166 , H01L2224/05171 , H01L2224/13099 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01075 , H01L2924/01076 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/04941 , H01L2924/14 , H01L2924/00014
Abstract: 本发明是一种垫重分布层与铜垫重分布层的制造方法，所述垫重分布层的制造方法，包括：提供一基底，其上具有为一第一保护层所露出的至少一接垫；顺应地形成一扩散阻障层以及一晶种层于该第一保护层与该接垫上；形成一图案化掩膜层于该晶种层上，以露出电性连结于该接垫的一部分该晶种层；形成一金属层于为该图案化掩膜层所露出的该晶种层上；形成一牺牲层于该金属层与该图案化掩膜层上；移除该图案化掩膜层及其上的牺牲层，以露出该图案化掩膜层下方的该晶种层，并余留该牺牲层于该金属层上；移除为该金属层所露出的该晶种层及其下的该扩散阻障层，残留的该牺牲层以形成一垫重分布层。借由本发明可形成高速度与良好表现的半导体装置。
-
Patent Agency Ranking
公开(公告)号：CN101630657B
公开(公告)日：2011-04-13
申请号：CN200810189537.1
申请日：2008-12-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/78 , H01L21/768 , H01L27/02 , H01L23/522 , H01L23/00
CPC classification number: H01L23/585 , H01L21/78 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种集成电路芯片及集成电路装置的制造方法，上述集成电路芯片，包括一半导体基底，具有一切割侧壁，上述切割侧壁实质上垂直于上述半导体基底，且无金属内连线结构。上述集成电路芯片也包括一电路装置，形成于上述半导体基底之中以及一导电图案，形成于该半导体基底之中，且由上述切割侧壁露出，其中此导电图案包括至少一掺杂硅以及一金属硅化物。本发明的切割道之中，使用掺杂硅图案(扩散区域)作为内连线图案。也即，切割道之中不存在金属内连线，因此对于集成电路装置的整个可靠度、品质以及工艺效率能够有效地提升。
-
公开(公告)号：CN101355078B
公开(公告)日：2010-06-02
申请号：CN200810130083.0
申请日：2008-07-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/552 , H01L23/482 , H01L21/60
CPC classification number: H01L23/66 , H01L23/3114 , H01L24/03 , H01L24/05 , H01L24/13 , H01L2224/03462 , H01L2224/0401 , H01L2224/05559 , H01L2224/05647 , H01L2224/131 , H01L2224/94 , H01L2924/01013 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/3025 , H01L2924/00014 , H01L2224/03 , H01L2924/01014 , H01L2924/00
Abstract: 本发明提供一种应用于高频的无串扰晶圆级芯片尺寸封装(wafer levelchip scale packaging，WLCSP)。本发明的实施例包括衬底，其上有多种材料层及结构所形成的电路系统，形成在衬底上并连接至电路系统的信号接脚，围绕信号接脚的接地环，以及连接至接地环的接地焊料凸块。本发明还提供一种半导体元件封装的系统。本发明又提供一种制造无串扰芯片尺寸封装结构的方法。本发明的封装结构在高频应用中可能是无串扰的。
-
公开(公告)号：CN101355078A
公开(公告)日：2009-01-28
申请号：CN200810130083.0
申请日：2008-07-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/552 , H01L23/482 , H01L21/60
CPC classification number: H01L23/66 , H01L23/3114 , H01L24/03 , H01L24/05 , H01L24/13 , H01L2224/03462 , H01L2224/0401 , H01L2224/05559 , H01L2224/05647 , H01L2224/131 , H01L2224/94 , H01L2924/01013 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/3025 , H01L2924/00014 , H01L2224/03 , H01L2924/01014 , H01L2924/00
Abstract: 本发明提供一种应用于高频的无串扰晶圆级芯片尺寸封装(wafer levelchip scale packaging，WLCSP)。本发明的实施例包括衬底，其上有多种材料层及结构所形成的电路系统，形成在衬底上并连接至电路系统的信号接脚，围绕信号接脚的接地环，以及连接至接地环的接地焊料凸块。本发明还提供一种半导体元件封装的系统。本发明又提供一种制造无串扰芯片尺寸封装结构的方法。本发明的封装结构在高频应用中可能是无串扰的。
-
公开(公告)号：CN100385642C
公开(公告)日：2008-04-30
申请号：CN200510002427.6
申请日：2005-01-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/60 , H01L23/52 , H01L23/48
CPC classification number: H01L24/12 , H01L23/3114 , H01L23/525 , H01L23/53238 , H01L24/11 , H01L2224/0231 , H01L2224/0401 , H01L2224/05147 , H01L2224/05166 , H01L2224/05171 , H01L2224/13099 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01075 , H01L2924/01076 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/04941 , H01L2924/14 , H01L2924/00014
Abstract: 本发明是一种垫重分布层与铜垫重分布层的制造方法，所述垫重分布层的制造方法，包括：提供一基底，其上具有为一第一保护层所露出的至少一接垫；顺应地形成一扩散阻障层以及一晶种层于该第一保护层与该接垫上；形成一图案化掩膜层于该晶种层上，以露出电性连结于该接垫的一部分该晶种层；形成一金属层于为该图案化掩膜层所露出的该晶种层上；形成一牺牲层于该金属层与该图案化掩膜层上；移除该图案化掩膜层及其上的牺牲层，以露出该图案化掩膜层下方的该晶种层，并余留该牺牲层于该金属层上；移除为该金属层所露出的该晶种层及其下的该扩散阻障层，残留的该牺牲层以形成一垫重分布层。借由本发明可形成高速度与良好表现的半导体装置。
-
公开(公告)号：CN102543868B
公开(公告)日：2014-07-02
申请号：CN201110217321.3
申请日：2011-07-29
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/78 , B23K26/0006 , B23K26/009 , B23K26/18 , B23K26/364 , B23K26/40 , B23K2103/172 , B23K2103/42 , B23K2103/50 , H01L23/585 , H01L24/11 , H01L24/13 , H01L2224/05124 , H01L2224/05147 , H01L2224/05166 , H01L2224/05624 , H01L2224/05647 , H01L2224/05655 , H01L2224/11849 , H01L2224/131 , H01L2224/13147 , H01L2924/01019 , H01L2924/14 , H01L2924/014 , H01L2924/00014 , H01L2924/00 , H01L2924/013
Abstract: 本发明的实施例包括一种切割半导体结构的方法。在半导体衬底上方提供器件层。器件层具有第一芯片区域和第二芯片区域。划线区域位于第一芯片区域和第二芯片区域之间。保护层形成在器件层上方。从而形成在半导体衬底的上方。对划线区域之上的保护层进行激光切割，以形成切口。切口延伸至半导体衬底中，并且将保护层形成为覆盖部分切口。穿过保护层的部分和衬底，进行机械切割，以将第一芯片区域和第二芯片区域分离。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.033 seconds)
