-
公开(公告)号:CN102737974B
公开(公告)日:2015-06-10
申请号:CN201110310523.2
申请日:2011-10-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/285
CPC classification number: H01L29/6659 , H01L21/02181 , H01L21/02186 , H01L21/02189 , H01L21/0228 , H01L21/32139 , H01L21/823437 , H01L21/823828 , H01L29/66545 , H01L29/7833
Abstract: 本发明涉及集成电路的制造,并且更具体地涉及一种带有多个栅极结构的半导体器件。该制造多个栅极结构的示例性方法包括:提供硅衬底;在衬底上方沉积伪氧化物层;在伪氧化物层上方沉积伪栅电极层;将层图案化,从而限定出多个伪栅极;在多个栅电极上形成含氮的侧壁隔离件;在含氮的侧壁隔离件之间形成层间介电层;通过原子层沉积(ALD)工艺,在层间介电层上选择性地沉积硬掩模层;去除伪栅电极层;去除伪氧化物层;沉积栅极电介质;以及沉积栅电极。本发明还提供了一种制造多个栅极结构的方法。
-
公开(公告)号:CN102737974A
公开(公告)日:2012-10-17
申请号:CN201110310523.2
申请日:2011-10-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/285
CPC classification number: H01L29/6659 , H01L21/02181 , H01L21/02186 , H01L21/02189 , H01L21/0228 , H01L21/32139 , H01L21/823437 , H01L21/823828 , H01L29/66545 , H01L29/7833
Abstract: 本发明涉及集成电路的制造,并且更具体地涉及一种带有多个栅极结构的半导体器件。该制造多个栅极结构的示例性方法包括:提供硅衬底;在衬底上方沉积伪氧化物层;在伪氧化物层上方沉积伪栅电极层;将层图案化,从而限定出多个伪栅极;在多个栅电极上形成含氮的侧壁隔离件;在含氮的侧壁隔离件之间形成层间介电层;通过原子层沉积(ALD)工艺,在层间介电层上选择性地沉积硬掩模层;去除伪栅电极层;去除伪氧化物层;沉积栅极电介质;以及沉积栅电极。本发明还提供了一种制造多个栅极结构的方法。
-