-
公开(公告)号：CN102142367B
公开(公告)日：2013-03-13
申请号：CN201010192827.9
申请日：2010-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/8238 , G03F7/00
Abstract: 本发明提供集成电路的制造方法，在一实施例中，此方法包括提供基底，于基底之上形成硬掩模层，于硬掩模层之上形成图案化光致抗蚀剂层，使得部分的硬掩模层暴露出来，以干蚀刻工艺移除暴露出来的硬掩模层，使用氮气等离子体灰化与氢气等离子体灰化其中至少一种方式移除图案化光致抗蚀剂层，以及用湿蚀刻工艺移除剩余的硬掩模层。本发明使用含有硅氧烷高分子的硬掩模层可改善间隙填充能力和/或光致抗蚀剂附着力。含有硅氧烷高分子的硬掩模层不需要实施氧气等离子体处理去提升蚀刻选择比，或不需要使用含氟的湿蚀刻溶液，即可以被移除。可以避免高介电常数介电质以及金属栅极受到损坏，避免层间介电层的介电常数降低，和避免层间介电层损失。
-
公开(公告)号：CN102214579B
公开(公告)日：2013-04-24
申请号：CN201010568174.X
申请日：2010-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
CPC classification number: H01L27/092 , H01L21/8238 , H01L29/66795 , H01L29/785
Abstract: 本发明公开了一种半导体元件的制作方法及半导体元件，该半导体元件的制作方法，包括在基底的第一及第二区中分别形成第一及第二鳍状结构；在第一及第二鳍状结构上分别形成第一及第二栅极结构，其分别包括第一及第二多晶硅栅极；在基底上形成层间介电层；在层间介电层上进行化学机械研磨以露出第一及第二多晶硅栅极；形成保护层以保护第一多晶硅栅极；移除第二多晶硅栅极，因而形成第一沟槽；移除保护层；部分移除第一多晶硅栅极，因而形成第二沟槽；形成功函数金属层，部分填充第一及第二沟槽；形成填充金属层，填充第一及第二沟槽的余留的部分；及移除位于第一及第二沟槽外的金属层。本发明提出的半导体元件具有较高的金属栅极应力敏感度。
-
公开(公告)号：CN102214579A
公开(公告)日：2011-10-12
申请号：CN201010568174.X
申请日：2010-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
CPC classification number: H01L27/092 , H01L21/8238 , H01L29/66795 , H01L29/785
Abstract: 本发明公开了一种半导体元件的制作方法及半导体元件，该半导体元件的制作方法，包括在基底的第一及第二区中分别形成第一及第二鳍状结构；在第一及第二鳍状结构上分别形成第一及第二栅极结构，其分别包括第一及第二多晶硅栅极；在基底上形成层间介电层；在层间介电层上进行化学机械研磨以露出第一及第二多晶硅栅极；形成保护层以保护第一多晶硅栅极；移除第二多晶硅栅极，因而形成第一沟槽；移除保护层；部分移除第一多晶硅栅极，因而形成第二沟槽；形成功函数金属层，部分填充第一及第二沟槽；形成填充金属层，填充第一及第二沟槽的余留的部分；及移除位于第一及第二沟槽外的金属层。本发明提出的半导体元件具有较高的金属栅极应力敏感度。
-
公开(公告)号：CN102142367A
公开(公告)日：2011-08-03
申请号：CN201010192827.9
申请日：2010-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/8238 , G03F7/00
Abstract: 本发明提供集成电路的制造方法，在一实施例中，此方法包括提供基底，于基底之上形成硬掩模层，于硬掩模层之上形成图案化光致抗蚀剂层，使得部分的硬掩模层暴露出来，以干蚀刻工艺移除暴露出来的硬掩模层，使用氮气等离子体灰化与氢气等离子体灰化其中至少一种方式移除图案化光致抗蚀剂层，以及用湿蚀刻工艺移除剩余的硬掩模层。本发明使用含有硅氧烷高分子的硬掩模层可改善间隙填充能力和/或光致抗蚀剂附着力。含有硅氧烷高分子的硬掩模层不需要实施氧气等离子体处理去提升蚀刻选择比，或不需要使用含氟的湿蚀刻溶液，即可以被移除。可以避免高介电常数介电质以及金属栅极受到损坏，避免层间介电层的介电常数降低，和避免层间介电层损失。
-
-
-
Search Results
4
records
(took 0.037 seconds)
