公开(公告)号：CN102420164B

公开(公告)日：2016-04-06

申请号：CN201110047788.8

申请日：2011-02-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 薛森鸿 ,  谢博全 ,  王祥保

IPC: H01L21/762 ,  H01L21/324

CPC classification number: H01L21/02337 ,  H01L21/02274 ,  H01L21/02282 ,  H01L21/02356 ,  H01L21/76224

Abstract: 本发明的一个实施例包括一种形成浅沟槽隔离结构的方法，该方法包括：提供包括顶表面的基板；形成从顶表面延伸到基板中的沟槽，其中，沟槽具有侧壁和底表面；在侧壁和底表面上形成硅衬层；将可流动介电材料填充到沟槽中；以及实施退火工艺，从而增加可流动介电材料的密度，同时将硅衬层转化为而氧化硅层。

公开(公告)号：CN101924106B

公开(公告)日：2012-01-11

申请号：CN201010205904.X

申请日：2010-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钟汉邠 ,  谢博全 ,  王祥保 ,  陶宏远

IPC: H01L27/092 ,  H01L29/423 ,  H01L23/522 ,  H01L21/8238 ,  H01L21/28 ,  H01L21/768

CPC classification number: H01L21/28017 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76837 ,  H01L21/823425 ,  H01L21/823475 ,  H01L23/485 ,  H01L27/088 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L2924/0002 ,  Y10S438/97 ,  H01L2924/00

Abstract: 本发明揭露一种集成电路结构，包含有第一栅极条，位于第一栅极条侧壁的栅极间隙壁，与接触蚀刻终止层(CESL)，其具有低于栅极间隙壁的顶面的底部分。其中栅极间隙壁的一部分侧壁并没有接触蚀刻终止层形成于之上。

公开(公告)号：CN113437023A

公开(公告)日：2021-09-24

申请号：CN202110708945.9

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦钧 ,  谢博全 ,  郑培仁 ,  黄泰钧 ,  李资良

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本揭露为提供一种半导体元件及其制造方法。半导体元件的制造方法包括在开口中沉积第一介电层，第一介电层包含半导体元素及非半导体元素。此方法还包括在第一介电层上沉积半导体层，半导体层包含与半导体元素相同的第一元素。此方法还包括将第二元素引入至半导体层，其中第二元素与非半导体元素相同。此方法还包括：对半导体层应用热退火制程，以将半导体层改变为第二介电层。

公开(公告)号：CN113223963A

公开(公告)日：2021-08-06

申请号：CN202110019008.2

申请日：2021-01-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  傅劲逢 ,  林焕哲 ,  李富生 ,  何彩蓉 ,  谢博全 ,  陈冠亘 ,  王冠人

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 本公开涉及半导体器件中的金属至源极/漏极插塞的间隙图案化。一种方法可以包括在提供在第一源极/漏极和第二源极/漏极上的第一电介质层的顶部上提供掩模层，以及在掩模层和第一电介质层中创建暴露第一源极/漏极和第二源极/漏极的部分的开口。该方法可以包括用覆盖第一源极/漏极和第二源极/漏极的暴露部分的金属层填充开口，以及在金属层中形成间隙以创建第一金属接触件和第二金属接触件。第一金属接触件可以电耦合至第一源极/漏极，并且第二金属接触件可以电耦合至第二源极/漏极。间隙可以使第一金属接触件与第二金属接触件分开小于十九纳米。

公开(公告)号：CN102214693A

公开(公告)日：2011-10-12

申请号：CN201010260919.6

申请日：2010-08-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博全 ,  钟汉邠 ,  柯志欣 ,  詹博文 ,  陶宏远

IPC: H01L29/78 ,  H01L29/08

Abstract: 本发明提供一种半导体装置，上述半导体装置包括一基板，其中具有多个浅沟槽隔绝区和多个源/漏极区；一栅极堆叠结构，位于上述基板上，且介于上述源/漏极区之间；一第一间隙壁，其具有一第一介电常数，位于上述栅极堆叠结构的一侧壁上，其中该第一间隙壁具有一外侧壁；一第二间隙壁，其具有一第二介电常数，位于上述第一间隙壁的该外侧壁上，其中该第一介电常数小于该第二介电常数。本发明可降低栅极和轻掺杂源/漏极(LDD)区之间的电容耦合效应。

公开(公告)号：CN102044542A

公开(公告)日：2011-05-04

申请号：CN201010125578.1

申请日：2010-02-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宪信 ,  谢博全 ,  陈振平

IPC: H01L27/04 ,  H01L27/12 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/02639

Abstract: 本发明提供一种半导体元件及其制法。半导体元件包括一基材、一隔离结构特征设置于基材上、以及有源区相邻于隔离结构特征。隔离结构特征可以是浅沟隔离结构(STI)特征。浅沟隔离结构特征在顶部具有一第一宽度，与在底部具有一第二宽度，其中第一宽度小于第二宽度。本发明另外提供一种半导体元件的制作方法。制作方法包括形成浅沟隔离结构特征，以及成长外延层相邻于浅沟隔离结构特征以形成有源区。本发明的优点包括但不限于，改善浅沟隔离结构特征的品质与制作性。本发明可提供的优点在于，使形成有源元件的区域中具有较大宽度(亦即相对于基材的位置)，因此，能增加有源区域的有效顶部宽度。

公开(公告)号：CN104611683A

公开(公告)日：2015-05-13

申请号：CN201410047902.0

申请日：2014-02-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博全 ,  黄建国 ,  黄泰钧 ,  许光源 ,  李资良

IPC: C23C16/455

CPC classification number: C23C16/4402 ,  C23C16/4412 ,  C23C16/45525 ,  C23C16/45593 ,  C23C16/52

Abstract: 本发明提供了为原子层沉积（ALD）工艺供应前体材料的系统和方法。气体供给部将一种或多种前体材料提供给沉积室。沉积室通过输入管线接收一种或多种前体材料。气体循环系统连接至沉积室的输出管线。气体循环系统包括气体成分检测系统，该气体成分检测系统被配置为产生表示通过输出管线离开沉积室的气体的成分的输出信号。气体循环系统也包括循环管线，该循环管线被配置为将离开沉积室的气体传输至输入管线。控制器连接至气体供给部。该控制器基于气体成分检测系统的输出信号控制气体供给部的一种或多种前体材料的供给。

公开(公告)号：CN115831747A

公开(公告)日：2023-03-21

申请号：CN202210416717.9

申请日：2022-04-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博全 ,  何彩蓉 ,  施伯铮 ,  李资良

IPC: H01L21/336 ,  H01L21/768 ,  H01L23/48 ,  H01L23/528 ,  H01L29/78

Abstract: 一种方法包括在半导体区域上方形成伪栅极堆叠件，在伪栅极堆叠件的相对侧上形成栅极间隔件，在伪栅极堆叠件的一侧上形成源极/漏极区域，在源极/漏极上方形成层间电介质，用替换栅极堆叠件替换伪栅极堆叠件，使替换栅极堆叠件凹陷以在栅极间隔件之间形成凹槽，沉积延伸到凹槽中的衬垫，沉积位于衬垫上方并延伸到凹陷中的掩模层，形成覆盖部分掩模层的蚀刻掩模，并蚀刻层间电介质以形成源极/漏极接触开口。源极/漏极区域位于源极/漏极接触开口下方并暴露于源极/漏极接触开口。在源极/漏极接触开口中形成源极/漏极接触插塞。栅极接触插塞在栅极间隔件之间延伸并电连接至替换栅极堆叠件。本申请的实施例提供了集成电路结构及其形成方法。

公开(公告)号：CN102214693B

公开(公告)日：2013-05-29

申请号：CN201010260919.6

申请日：2010-08-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博全 ,  钟汉邠 ,  柯志欣 ,  詹博文 ,  陶宏远

IPC: H01L29/78 ,  H01L29/08

Abstract: 本发明提供一种半导体装置，上述半导体装置包括一基板，其中具有多个浅沟槽隔绝区和多个源/漏极区；一栅极堆叠结构，位于上述基板上，且介于上述源/漏极区之间；一第一间隙壁，其具有一第一介电常数，位于上述栅极堆叠结构的一侧壁上，其中该第一间隙壁具有一外侧壁；一第二间隙壁，其具有一第二介电常数，位于上述第一间隙壁的该外侧壁上，其中该第一介电常数小于该第二介电常数。本发明可降低栅极和轻掺杂源/漏极(LDD)区之间的电容耦合效应。

公开(公告)号：CN102420164A

公开(公告)日：2012-04-18

申请号：CN201110047788.8

申请日：2011-02-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 薛森鸿 ,  谢博全 ,  王祥保

IPC: H01L21/762 ,  H01L21/324

CPC classification number: H01L21/02337 ,  H01L21/02274 ,  H01L21/02282 ,  H01L21/02356 ,  H01L21/76224

Abstract: 本发明的一个实施例包括一种形成浅沟槽隔离结构的方法，该方法包括：提供包括顶表面的基板；形成从顶表面延伸到基板中的沟槽，其中，沟槽具有侧壁和底表面；在侧壁和底表面上形成硅衬层；将可流动介电材料填充到沟槽中；以及实施退火工艺，从而增加可流动介电材料的密度，同时将硅衬层转化为而氧化硅层。