公开(公告)号：CN102263083A

公开(公告)日：2011-11-30

申请号：CN201010537288.8

申请日：2010-11-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄震麟 ,  杨景峰 ,  陈启平 ,  陈殿豪 ,  米玉杰

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/76829 ,  H01L21/76849 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭示一种集成电路结构及其形成方法，以在集成电路中提供内连线所需的绝缘结构。本发明一实施例的集成电路结构含有基板，其上具有两个相邻的内连线结构。盖层对准并形成于每一内连线结构上。侧壁物形成于每一内连线结构的相对两侧上，且气隙形成于内连线结构之间。介电层位于基板上以覆盖盖层与气隙。

公开(公告)号：CN110880345B

公开(公告)日：2022-03-04

申请号：CN201910310150.5

申请日：2019-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姜慧如 ,  林仲德 ,  曹敏 ,  米玉杰 ,  赖昇志

IPC: G11C11/16

Abstract: 在其它实施例中，本发明的实施例涉及集成电路及其形成方法。集成电路包括被配置为存储数据状态的工作磁隧道结(MTJ)器件。工作MTJ器件连接至位线。调节访问装置连接在工作MTJ器件和第一字线之间。调节访问装置具有被配置为控制提供给工作MTJ器件的电流的一个或多个调节MTJ器件。

公开(公告)号：CN101241897A

公开(公告)日：2008-08-13

申请号：CN200710153268.9

申请日：2007-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘重希 ,  余振华 ,  米玉杰 ,  孙元成

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/76831 ,  H01L21/76849

Abstract: 本发明公开了一种集成电路结构及其形成方法，上述集成电路结构具有空气间隙。上述集成电路结构包含：导线；侧壁间隔物于上述导线的侧壁上，其中上述侧壁间隔物包含介电材料；空气间隙(air－gap)水平地毗邻着上述侧壁间隔物；以及介电层于上述空气间隙上。本发明所能提供的技术效果包含减少电性迁移、以及改善依时性介质击穿电压的表现。

公开(公告)号：CN1783469A

公开(公告)日：2006-06-07

申请号：CN200510117349.4

申请日：2005-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨青天 ,  张守仁 ,  曹敏 ,  米玉杰

IPC: H01L23/485 ,  H01L27/02

CPC classification number: H01L24/05 ,  H01L24/45 ,  H01L2224/04042 ,  H01L2224/05093 ,  H01L2224/05552 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05684 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48624 ,  H01L2224/48639 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48655 ,  H01L2224/48666 ,  H01L2224/48681 ,  H01L2224/48684 ,  H01L2224/48724 ,  H01L2224/48739 ,  H01L2224/48744 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2224/48766 ,  H01L2224/48781 ,  H01L2224/48784 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供一种集成电路晶片结构，包括一焊垫结构、一低介电常数层及主动电路。焊垫结构包含了一焊垫，一第一实心导电板，及一第二实心导电板。第一实心导电板位于焊垫的下方且与焊垫导通。第二实心导电板位于第一实心导电板下方。一低介电常数层或低介电常数层与二氧化硅层的组合位于焊垫结构下方。至少部分的主动电路位于焊垫结构的下方。本发明所述集成电路晶片，具有良好的结合能力，且其制程步骤相对于已知技术有较低的成本，以及其较易转换至设计规则。

公开(公告)号：CN110880345A

公开(公告)日：2020-03-13

申请号：CN201910310150.5

申请日：2019-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姜慧如 ,  林仲德 ,  曹敏 ,  米玉杰 ,  赖昇志

IPC: G11C11/16

Abstract: 在其它实施例中，本发明的实施例涉及集成电路及其形成方法。集成电路包括被配置为存储数据状态的工作磁隧道结(MTJ)器件。工作MTJ器件连接至位线。调节访问装置连接在工作MTJ器件和第一字线之间。调节访问装置具有被配置为控制提供给工作MTJ器件的电流的一个或多个调节MTJ器件。

公开(公告)号：CN104637919A

公开(公告)日：2015-05-20

申请号：CN201510008485.3

申请日：2010-11-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄震麟 ,  杨景峰 ,  陈启平 ,  陈殿豪 ,  米玉杰

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/76829 ,  H01L21/76849 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭示一种集成电路结构及其形成方法，以在集成电路中提供内连线所需的绝缘结构。本发明一实施例的集成电路结构含有基板，其上具有两个相邻的内连线结构。盖层对准并形成于每一内连线结构上。侧壁物形成于每一内连线结构的相对两侧上，且气隙形成于内连线结构之间。介电层位于基板上以覆盖盖层与气隙。

公开(公告)号：CN102163592B

公开(公告)日：2013-08-21

申请号：CN201010540003.6

申请日：2010-11-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏淑慧 ,  黄震麟 ,  杨景峰 ,  吴振诚 ,  吴仁贵 ,  陈殿豪 ,  米玉杰

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/762 ,  H01L21/768

CPC classification number: H01L23/5226 ,  H01L21/02203 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/7682 ,  H01L21/76826 ,  H01L21/76834 ,  H01L21/76897 ,  H01L23/5222 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

Abstract: 本发明提供一种半导体结构、制造半导体结构的方法以及制备含有气隙图案的光罩的方法。半导体结构包括一第一含金属层、一介电材料帽盖层、一第二含金属层和一导电垫。第一含金属层包括一组金属结构、一介电材料填充物和一气隙区域，其中介电材料填充物占据第一含金属层的一部分，以及气隙区域由至少该组金属结构和介电材料填充物来界定，且紧邻该组金属结构的至少一部分。第二含金属层包括至少一介层窗插塞，其电性连接至该组金属结构的一部分。导电垫和介层窗插塞与气隙区域不重叠。

公开(公告)号：CN102024819B

公开(公告)日：2013-06-19

申请号：CN201010288041.7

申请日：2010-09-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王屏薇 ,  杨昌达 ,  米玉杰

IPC: H01L27/11 ,  H01L29/10

CPC classification number: G11C15/04 ,  G11C11/412

Abstract: 本发明提供静态随机存取存储器(SRAM)与内容定址存储器(CAM)位单元的装置。在实施例中，一个位单元部分具有厚栅极氧化层的存储晶体管，读取部分具有薄栅极氧化层的晶体管。使用厚栅极氧化层于存储单元晶体管提供了稳定的数据存储与低漏电流。使用薄栅极氧化层于读取部分晶体管提供了快读取速度与低Vcc，min。本发明用来形成双重栅极氧化层厚度的SRAM单元，并且适用于现行的半导体工艺。实施例中揭露使用高k介电系数与双重介电材料于单一位单元，并且使用finFET与平面晶体管于一个位单元中。本发明也揭露形成这些构造的方法。本发明的SRAM位单元结构用以降低待机耗电、与改善的存取速度，同时不增加明显的步骤与成本。

公开(公告)号：CN101064188B

公开(公告)日：2012-04-25

申请号：CN200710102693.5

申请日：2007-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王屏薇 ,  米玉杰 ,  廖宏仁

IPC: G11C11/41

CPC classification number: G11C11/412 ,  H01L21/26586 ,  H01L29/66659

Abstract: 一种静态随机存取存储器(static random access memory，SRAM)存储单元，包括上拉MOS装置、下拉MOS装置、以及通栅MOS装置。上拉MOS装置具有第一驱动电流。下拉MOS装置耦接上拉MOS装置，且具有第二驱动电流。通栅MOS装置，耦接上拉MOS装置及下拉MOS装置，且具有第三驱动电流。第一驱动电流与第三驱动电流具有介于大约0.5至大约1之间的α比例，且第二驱动电流与第三驱动电流具有介于大约1.45与大约5之间的β比例。

公开(公告)号：CN101363882A

公开(公告)日：2009-02-11

申请号：CN200810126245.3

申请日：2008-06-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 董易谕 ,  张克正 ,  米玉杰 ,  刘莎莉 ,  洪连嵘 ,  张智援

IPC: G01R27/26

CPC classification number: G01R31/2853 ,  G01R31/2884 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种在测量集成电路中的接触及介层寄生电容的测试结构与方法。通过从测量结果中消除非待测量的电容的测量误差，以改良接触及介层电容测量的精准性。首先，电容是在具有待测量的接触或介层电容的目标测试结构所测量的。然后，在实质类似的对照测试结构上测量，而对照测试结构并无待测量的接触或介层。通过测量上述两个测试结构的电容，即可计算出待测量的接触与介层电容。