-
公开(公告)号：CN113206054A
公开(公告)日：2021-08-03
申请号：CN202110230908.1
申请日：2021-03-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L29/10 , H01L29/423 , H01L27/088
Abstract: 本公开各种实施例直指一种具有装置部分及接脚部分的集成芯片(IC)。集成芯片包括半导体基板。半导体基板的第一鳍片被设置于装置部分中。半导体基板的第二鳍片被设置于接脚部分中，并在第一方向上与第一鳍片横向分隔。栅极结构被设置于装置部分中，并在第一方向上与第二鳍片横向分隔。栅极结构在与第一方向垂直的第二方向上，于半导体基板及第一鳍片上方横向延伸。接脚区域被设置于第二鳍片上。接脚区域自第二鳍片的第一侧壁连续延伸至第二鳍片的第二侧壁。第一侧壁与第二侧壁在第一方向上横向分隔。
-
公开(公告)号：CN112582420A
公开(公告)日：2021-03-30
申请号：CN202011036025.9
申请日：2020-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11 , H01L21/8244
Abstract: 集成电路器件包括设置在第一类型掺杂剂的掺杂区域上方的FinFET，其中，该FinFET包括第一鳍结构和第一源极/漏极(S/D)部件，第一鳍结构具有第一宽度；以及鳍基阱条，设置在第一类型掺杂剂的掺杂区域上方，其中鳍基阱条包括第二鳍结构和第二S/D部件，第二鳍结构具有大于第一宽度的第二宽度，其中鳍基阱条将掺杂区域连接至电压。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN111508962A
公开(公告)日：2020-08-07
申请号：CN202010006146.2
申请日：2020-01-03
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了基于鳍的阱条以用于改进存储器阵列的性能，诸如静态随机存取存储器阵列。示例性的阱条单元设置在第一存储器单元和第二存储器单元之间。阱条单元包括设置在衬底中的p阱、第一n阱和第二n阱。p阱、第一n阱和第二n阱配置在阱条单元中，使得阱条单元的中间部分沿着栅极长度方向没有第一n阱和第二n阱。阱条单元还包括到p阱的p阱拾取区和到第一n阱、第二n阱或两者的n阱拾取区。p阱沿着栅极长度方向具有I形的顶视图。本发明的实施例还涉及集成电路、存储器和存储器阵列。
-
公开(公告)号：CN105097810B
公开(公告)日：2018-02-27
申请号：CN201410509519.2
申请日：2014-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11 , H01L21/8244 , H01L21/768
CPC classification number: H01L27/1104 , H01L21/768 , H01L21/76877 , H01L21/76895 , H01L23/528 , H01L27/0207 , H01L27/11 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了用于制造存储器件的各种结构、各个器件和各种方法。一种结构包括：设置在第一导电层中的第一导线；设置在第一导电层中并且与设置在第二导电层中的第二导线相关的第一着陆台；以及设置在第一导电层中并且与设置在第三导电层中的第三导线相关的第二着陆台。第二导电层和第三导电层与第一导电层不同。
-
公开(公告)号：CN101363882A
公开(公告)日：2009-02-11
申请号：CN200810126245.3
申请日：2008-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: G01R27/26
CPC classification number: G01R31/2853 , G01R31/2884 , H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及一种在测量集成电路中的接触及介层寄生电容的测试结构与方法。通过从测量结果中消除非待测量的电容的测量误差，以改良接触及介层电容测量的精准性。首先，电容是在具有待测量的接触或介层电容的目标测试结构所测量的。然后，在实质类似的对照测试结构上测量，而对照测试结构并无待测量的接触或介层。通过测量上述两个测试结构的电容，即可计算出待测量的接触与介层电容。
-
Patent Agency Ranking
公开(公告)号：CN119497364A
公开(公告)日：2025-02-21
申请号：CN202411413606.8
申请日：2024-10-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B10/00 , H10D89/10 , G06F30/392
Abstract: 电子存储器器件包括存储器单元电路。该电子存储器器件还包括非存储器单元电路。非存储器单元电路包括有源区。在俯视图中，有源区沿着第一方向延伸。有源区包括第一区段和第二区段。第一区段具有在俯视图中沿着第二方向测量的第一尺寸。第二区段具有在俯视图中沿着不同于第一方向的第二方向测量的第二尺寸。第二尺寸不同于第一尺寸。本申请的实施例还提供了修改集成电路布局设计的方法。
-
公开(公告)号：CN118284031A
公开(公告)日：2024-07-02
申请号：CN202410272409.2
申请日：2024-03-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体结构，包括存储器单元、逻辑单元以及位于存储器单元和逻辑单元之间的过渡区。存储器单元包括第一有源区和具有栅极节距的多个第一栅极结构。逻辑单元包括第二有源区和具有栅极节距的多个第二栅极结构。过渡区包括第一介电部件和第二介电部件。第一介电部件将第一有源区划分为部分地位于过渡区中的第一区段和完全地位于过渡区中的第二区段。第二介电部件将第二有源区划分为部分地位于过渡区中的第三区段和完全地位于过渡区中的第四区段。本申请的实施例还公开了一种集成电路布局及静态随机存取存储器电路。
-
公开(公告)号：CN114078841A
公开(公告)日：2022-02-22
申请号：CN202110791228.7
申请日：2021-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 半导体装置与其制作方法，装置包括鳍状结构于第一隔离区与第二隔离区之间。第一源极/漏极结构形成于第一鳍状结构的凹陷部分上。第一源极/漏极结构与第一隔离区的上表面交界第一距离，并与第二隔离区的上表面交界第二距离。第一距离与第二距离不同。源极/漏极结构在一方向中偏离。
-
公开(公告)号：CN113889475A
公开(公告)日：2022-01-04
申请号：CN202110805493.6
申请日：2021-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/112
Abstract: 本公开提供一种半导体装置及形成此装置的方法。根据本公开的半导体装置包括：一栅极结构、一源/漏极部件、一介电层、一栅极接触点，以及源/漏极接触点。源/漏极部件是邻近于栅极结构。介电层是设置于栅极结构和源/漏极部件之上。栅极接触点是设置于介电层之中及栅极结构之上。源/漏极接触点是设置于介电层之中和源/漏极部件之上。介电层是掺杂有一掺杂剂，而掺杂剂包括锗或锡。
-
公开(公告)号：CN113764017A
公开(公告)日：2021-12-07
申请号：CN202110869914.1
申请日：2021-07-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419
Abstract: 一种存储器装置，包含存储器阵列，包含多个存储器单元，各存储器单元包含第一字元线、第二字元线、以及位元线。第一字元线施加第一信号以选取各存储器单元，以从各存储器单元读取数据或者将数据写入各存储器单元。第二字元线施加第二信号以选取各存储器单元，以从各存储器单元读取数据或者将数据写入各存储器单元。位元线在至少第一字元线或者第二字元线的其中之一选取各存储器单元时，从各存储器单元读取数据或者提供写入各存储器单元的数据。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.063 seconds)
