-
公开(公告)号：CN119812010A
公开(公告)日：2025-04-11
申请号：CN202411410714.X
申请日：2024-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/60 , H01L21/48 , H01L23/367 , H01L23/373 , H01L23/498 , H01L23/522
Abstract: 一种形成半导体器件的方法包括在半导体结构上形成包含导热通孔(也称为热通孔、导热柱或热柱)的接合结构。热通孔的材料热导率大于约10W/m·K，被嵌入到接合结构中，该接合结构提供了一从热点区域到衬底的快速散热路径。本申请的实施例还公开了一种半导体器件。
-
公开(公告)号：CN118116973A
公开(公告)日：2024-05-31
申请号：CN202410178479.1
申请日：2024-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L23/367 , H01L23/48 , H01L23/528
Abstract: 一种半导体器件，包括器件层，所述器件层包括第一晶体管；在所述器件层的前侧上的第一互连结构；以及在器件层的背侧上的第二互连结构。第二互连结构包括电源导轨。该器件还包括接合到第一互连结构的载体衬底和接触载体衬底的第一散热层。本申请的实施例还提供了一种制造半导体器件的方法。
-
公开(公告)号：CN120021382A
公开(公告)日：2025-05-20
申请号：CN202411647436.X
申请日：2024-11-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了堆叠器件结构的源极/漏极制造方法。形成源极/漏极堆叠件的示例方法可包括前侧和背侧工艺。前侧工艺可以包括形成前侧源极/漏极沟槽，在该沟槽中形成伪源极/漏极，以及在伪源极/漏极上方的前侧源极/漏极沟槽内形成上部源极/漏极。背侧工艺可以包括暴露伪源极/漏极的背侧，去除(部分或完全)伪源极/漏极形成背侧源极/漏极沟槽，在该沟槽中形成下部源极/漏极。伪源极/漏极可以由半导体或介电材料形成，并且伪源极/漏极的部分可以保留在上部和下部源极/漏极之间。在一些实施例中，背侧工艺包括用背侧绝缘结构替换衬底/台面，并相对于背侧绝缘结构选择性地去除伪源极/漏极。本申请的实施例还涉及堆叠半导体结构及其制造方法。
-
公开(公告)号：CN119967900A
公开(公告)日：2025-05-09
申请号：CN202410739925.1
申请日：2024-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D84/85 , H10D84/03 , H01L21/50 , H01L23/373 , H01L21/48
Abstract: 本公开提供了根据一些实施例的集成电路(IC)结构。IC结构包括电路结构，具有形成在第一衬底上的半导体器件、半导体器件上方的互连结构；以及形成在第二衬底上的散热结构。第二衬底接合到电路结构，使得散热结构介于第一衬底和第二衬底之间。散热结构包括类金刚石碳(DLC)层。DLC层包括具有大晶粒尺寸的底部部分和具有细DLC晶粒尺寸的顶部部分。本公开还提供了根据一些实施例的制造集成电路(IC)结构的方法。
-
公开(公告)号：CN119486243A
公开(公告)日：2025-02-18
申请号：CN202411468760.5
申请日：2024-10-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 方法包括：在第一衬底上方形成第一剥离结构，其中，形成第一剥离结构包括：在第一衬底上方沉积第一剥离层；在第一剥离层上方沉积第一硅层；在第一硅层上方沉积第二剥离层；以及在第二剥离层上方沉积第二硅层；在第一剥离结构上方外延生长第一多层堆叠件；将第一多层堆叠件接合至第二多层堆叠件；以及实施第一激光退火工艺以烧蚀第一硅层以及第一剥离层和第二剥离层的部分，以将第一衬底从第一多层堆叠件剥离。本申请的实施例还涉及形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN118380435A
公开(公告)日：2024-07-23
申请号：CN202410378070.4
申请日：2024-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L21/56 , H01L23/31
Abstract: 器件的方法包括形成第一外延区域和第一外延区域之上的第二外延区域。可以形成从第一区域延伸至第二区域的开口。并且在开口的侧壁和底部上沉积衬垫层。对衬垫层实施等离子体处理，这可以形成第一外延区域的可以在第二外延区域上生长额外外延材料期间保持的条件化或钝化区域。本申请的实施例还涉及半导体结构和制造半导体器件的方法。
-
公开(公告)号：CN116487361A
公开(公告)日：2023-07-25
申请号：CN202310321302.8
申请日：2023-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768 , H01L23/367 , H01L23/373
Abstract: 本发明提供了半导体器件及其形成方法，其使用高kappa介电接合层而促进改进的热导率。在至少一个示例中，提供了包括第一衬底的器件。半导体器件层设置在第一衬底上，并且半导体器件层包括一个或多个半导体器件。前侧互连结构设置在半导体器件层上，并且接合层设置在前侧互连结构上。第二衬底设置在接合层上。接合层具有大于10W/m·K的热导率。
-
公开(公告)号：CN119517867A
公开(公告)日：2025-02-25
申请号：CN202411532094.7
申请日：2024-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 热电冷却器(TEC)定位为将热量从半导体芯片上的热点移动出去并且朝着介电衬底移动。这种热管理方法当与掩埋轨和背侧电源输送结合使用时特别有效。TEC可以位于IC封装件的两个器件层之间的包含焊料连接的层中。可选地，TEC可以位于半导体衬底上方的金属互连结构中，诸如位于金属互连结构的顶部处的钝化堆叠件中。这些位置中的任一个处的TEC可以通过晶圆层级处理来形成。本申请的实施例还涉及半导体装置、集成电路器件及其制造方法。
-
公开(公告)号：CN119400767A
公开(公告)日：2025-02-07
申请号：CN202411424792.5
申请日：2024-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L23/50 , H01L23/538 , H01L23/528 , H01L21/768 , H01L23/367
Abstract: 本公开实施例涉及集成电路(IC)结构。IC结构包括具有前侧和与前侧相对的背侧的半导体器件。第一互连结构设置在半导体器件的前侧上。第一互连结构包括具有多个层间介电(ILD)层的第一介电结构。第二介电结构设置在半导体器件的背侧上。第二介电结构包括具有大于ILD层的热导率的热导率的第一高热导率层。本申请的实施例还涉及集成电路(IC)结构及其形成方法。
-
公开(公告)号：CN118712200A
公开(公告)日：2024-09-27
申请号：CN202410739898.8
申请日：2024-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L23/373
Abstract: 提供了半导体结构和方法。根据本公开的半导体结构包括半导体衬底、设置在半导体衬底上的高Kappa介电层、设置在高Kappa介电层上方的第一多个纳米结构、设置在第一多个纳米结构上方的中间介电层，位于中间介电层上方的第二多个纳米结构，环绕第一多个纳米结构的第一栅极结构，环绕第二多个纳米结构的第二栅极结构。高Kappa介电层包括金属氮化物、金属氧化物、碳化硅、石墨烯或金刚石。本公开的实施例还提供了形成半导体结构的方法。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.034 seconds)
