公开(公告)号：CN106887455B

公开(公告)日：2020-04-07

申请号：CN201610729667.4

申请日：2016-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 方琮闵 ,  王智麟 ,  郭康民

IPC: H01L29/423 ,  H01L21/28

Abstract: 本发明的实施例提供了一种半导体器件结构。半导体器件结构包括具有第一源极区域、第二源极区域、第一漏极区域、和第二漏极区域的衬底。半导体器件结构包括位于衬底上方并且介于第一源极区域和第一漏极区域之间的第一栅极结构。半导体器件结构包括位于衬底上方并且介于第二源极区域和第二漏极区域之间的第二栅极结构。第一栅极结构的第一厚度大于第二栅极结构的第二厚度。第一栅极结构的第一栅极宽度小于第二栅极结构的第二栅极宽度。本发明的实施例还提供了半导体器件结构的形成方法。

公开(公告)号：CN106601794B

公开(公告)日：2019-10-08

申请号：CN201610641281.8

申请日：2016-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 连承伟 ,  王智麟 ,  郭康民 ,  林智伟

IPC: H01L29/423 ,  H01L29/51 ,  H01L21/28

Abstract: 提供了半导体结构及其形成方法。该半导体结构包括衬底、在衬底上方形成的界面层以及在界面层上方形成的插入层。该半导体结构还包括在插入层上方形成的栅极介电层和在栅极介电层上方形成的栅极结构。此外，该插入层由M1Ox制成，并且M1是金属，O是氧，以及x是大于4的值。本发明的实施例还涉及具有插入层的半导体结构及其制造方法。

公开(公告)号：CN104835743B

公开(公告)日：2018-01-05

申请号：CN201410332368.8

申请日：2014-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林健智 ,  洪隆杰 ,  王智麟 ,  张嘉德

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L29/66795 ,  H01L21/31055 ,  H01L21/311 ,  H01L21/31144 ,  H01L29/0649 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/785

Abstract: 一种用于制造半导体器件的方法包括：在衬底中形成两个隔离结构以在衬底中限定位于两个隔离结构之间的鳍结构。形成桥接上述两个隔离结构并位于鳍结构上方的伪栅极和间隔件。利用伪栅极和间隔件作为掩膜来蚀刻上述两个隔离结构，以在上述两个隔离结构中形成在间隔件下面的多个斜坡。形成覆在上述多个斜坡上的栅极蚀刻停止层。去除伪栅极和伪栅极下面的两个隔离结构以产生由间隔件和栅极蚀刻停止层所界定的空腔。然后在空腔中形成栅极。本发明还公开一种半导体器件。

公开(公告)号：CN114361104A

公开(公告)日：2022-04-15

申请号：CN202210016470.1

申请日：2015-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑志圣 ,  王智麟

IPC: H01L21/768 ,  H01L23/522

Abstract: 一种互连结构包括第一介电层、第一导体、蚀刻停止层、第二介电层和第二导体。第一介电层在第一介电层中具有至少一个孔。第一导体至少部分地设置在第一介电层的孔中。蚀刻停止层设置在第一介电层上。蚀刻停止层具有开口以至少部分地暴露出第一导体。第二介电层设置在蚀刻停止层上并且其中具有至少一个孔。第二介电层的孔与蚀刻停止层的开口连通。第二导体至少部分地设置在第二介电层的孔中，并且穿过蚀刻停止层的开口电连接至第一导体。本发明实施例涉及互连结构及其制造方法。

公开(公告)号：CN106816470B

公开(公告)日：2020-10-30

申请号：CN201610723852.2

申请日：2016-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林智伟 ,  王智麟 ,  郭康民

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了具有栅极堆叠件的半导体器件结构的结构和形成方法。该半导体器件结构包括半导体衬底和位于半导体衬底上方的栅极堆叠件。该栅极堆叠件包括栅极介电层和功函层。栅极介电层位于半导体衬底和功函层之间。该半导体器件结构也包括卤素源层。栅极介电层位于半导体衬底和卤素源层之间。

公开(公告)号：CN106601794A

公开(公告)日：2017-04-26

申请号：CN201610641281.8

申请日：2016-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 连承伟 ,  王智麟 ,  郭康民 ,  林智伟

IPC: H01L29/423 ,  H01L29/51 ,  H01L21/28

Abstract: 提供了半导体结构及其形成方法。该半导体结构包括衬底、在衬底上方形成的界面层以及在界面层上方形成的插入层。该半导体结构还包括在插入层上方形成的栅极介电层和在栅极介电层上方形成的栅极结构。此外，该插入层由M1Ox制成，并且M1是金属，O是氧，以及x是大于4的值。本发明的实施例还涉及具有插入层的半导体结构及其制造方法。

公开(公告)号：CN105448863A

公开(公告)日：2016-03-30

申请号：CN201510163148.1

申请日：2015-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢文佳 ,  洪隆杰 ,  王智麟 ,  郭康民

IPC: H01L23/48 ,  H01L21/768 ,  H01L21/28 ,  H01L21/02

CPC classification number: H01L21/76831 ,  H01L21/02063 ,  H01L21/28518 ,  H01L21/31105 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76855 ,  H01L21/823871 ,  H01L23/485 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/45 ,  H01L29/66568 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件，半导体器件包括衬底、外延层、第一蚀刻停止层、层间介电(ILD)层、第二蚀刻停止层、保护层、衬垫、硅化物帽和接触插塞。衬底具有第一部分和第二部分。外延层设置在第一部分中。第一蚀刻停止层设置在第二部分上。ILD层设置在第一蚀刻停止层上。第二蚀刻停止层设置在ILD层上，其中第一蚀刻停止层、ILD层和第二蚀刻停止层形成围绕第一部分的侧壁。保护层设置在侧壁上。衬垫设置在保护层上。硅化物帽设置在外延层上。接触插塞设置在硅化物帽上并且被衬垫围绕。本发明还涉及具有接触插塞的半导体结构。

公开(公告)号：CN104835743A

公开(公告)日：2015-08-12

申请号：CN201410332368.8

申请日：2014-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林健智 ,  洪隆杰 ,  王智麟 ,  张嘉德

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L29/66795 ,  H01L21/31055 ,  H01L21/311 ,  H01L21/31144 ,  H01L29/0649 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/785

Abstract: 一种用于制造半导体器件的方法包括：在衬底中形成两个隔离结构以在衬底中限定位于两个隔离结构之间的鳍结构。形成桥接上述两个隔离结构并位于鳍结构上方的伪栅极和间隔件。利用伪栅极和间隔件作为掩膜来蚀刻上述两个隔离结构，以在上述两个隔离结构中形成在间隔件下面的多个斜坡。形成覆在上述多个斜坡上的栅极蚀刻停止层。去除伪栅极和伪栅极下面的两个隔离结构以产生由间隔件和栅极蚀刻停止层所界定的空腔。然后在空腔中形成栅极。本发明还公开一种半导体器件。

公开(公告)号：CN103137491A

公开(公告)日：2013-06-05

申请号：CN201210183275.4

申请日：2012-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林承德 ,  王智麟 ,  吴怡璜 ,  张宗生

IPC: H01L21/336 ,  H01L21/311

CPC classification number: H01L29/0847 ,  H01L21/02057 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/02658 ,  H01L21/3065 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0657 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848

Abstract: 公开了在凹槽的表面上形成并去除反应层以提供用于改善在该凹槽中形成的半导体材料的厚度均匀性的机构的方法。改善的厚度均匀性反过来又改善了器件性能的均匀性。本发明提供了用于改善应变结构的厚度均匀性的反应层。

公开(公告)号：CN115867044A

公开(公告)日：2023-03-28

申请号：CN202210811537.0

申请日：2022-07-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邹亚叡 ,  陈韦任 ,  刘邦均 ,  刘致为 ,  林劭昱 ,  王智麟

IPC: H10B61/00 ,  H10N50/10 ,  H10N50/01 ,  G11C11/16

Abstract: 本发明的实施例提供了存储器器件及其形成方法。存储器器件包括源极区、漏极区、沟道区、栅极介电层、MTJ堆叠件和金属栅极。源极区和漏极区位于衬底上方。沟道区位于源极区和漏极区之间。栅极介电层位于沟道区上方。MTJ堆叠件位于栅极介电层上方。MTJ堆叠件包括第一铁磁层、具有可切换磁化的第二铁磁层以及位于第一和第二铁磁层之间的隧道势垒层。金属栅极位于MTJ堆叠件上方。