公开(公告)号：CN105448863A

公开(公告)日：2016-03-30

申请号：CN201510163148.1

申请日：2015-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢文佳 ,  洪隆杰 ,  王智麟 ,  郭康民

IPC: H01L23/48 ,  H01L21/768 ,  H01L21/28 ,  H01L21/02

CPC classification number: H01L21/76831 ,  H01L21/02063 ,  H01L21/28518 ,  H01L21/31105 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76855 ,  H01L21/823871 ,  H01L23/485 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/45 ,  H01L29/66568 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件，半导体器件包括衬底、外延层、第一蚀刻停止层、层间介电(ILD)层、第二蚀刻停止层、保护层、衬垫、硅化物帽和接触插塞。衬底具有第一部分和第二部分。外延层设置在第一部分中。第一蚀刻停止层设置在第二部分上。ILD层设置在第一蚀刻停止层上。第二蚀刻停止层设置在ILD层上，其中第一蚀刻停止层、ILD层和第二蚀刻停止层形成围绕第一部分的侧壁。保护层设置在侧壁上。衬垫设置在保护层上。硅化物帽设置在外延层上。接触插塞设置在硅化物帽上并且被衬垫围绕。本发明还涉及具有接触插塞的半导体结构。

公开(公告)号：CN112234101A

公开(公告)日：2021-01-15

申请号：CN202011086077.7

申请日：2016-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博文 ,  谢文佳 ,  罗以君 ,  林米华

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49 ,  H01L21/336

Abstract: 本发明提供了一种半导体结构和形成半导体结构的方法的实施例。半导体结构包括形成在衬底上方的栅极堆叠结构。栅极堆叠结构包括具有第一部分和第二部分的栅电极结构以及位于栅电极结构下面的第一导电层。此外，栅电极结构的第一部分位于栅电极结构的第二部分上方，以及栅电极结构的第一部分的顶面的宽度大于栅电极结构的第二部分的底面的宽度。本发明实施例涉及具有放大的栅电极结构的半导体结构及其形成方法。

公开(公告)号：CN112234101B

公开(公告)日：2024-08-13

申请号：CN202011086077.7

申请日：2016-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博文 ,  谢文佳 ,  罗以君 ,  林米华

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49 ,  H01L21/336

Abstract: 本发明提供了一种半导体结构和形成半导体结构的方法的实施例。半导体结构包括形成在衬底上方的栅极堆叠结构。栅极堆叠结构包括具有第一部分和第二部分的栅电极结构以及位于栅电极结构下面的第一导电层。此外，栅电极结构的第一部分位于栅电极结构的第二部分上方，以及栅电极结构的第一部分的顶面的宽度大于栅电极结构的第二部分的底面的宽度。本发明实施例涉及具有放大的栅电极结构的半导体结构及其形成方法。

公开(公告)号：CN107068757A

公开(公告)日：2017-08-18

申请号：CN201611233438.X

申请日：2016-12-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢文佳 ,  罗以君

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L21/76832 ,  H01L21/76805 ,  H01L21/76834 ,  H01L21/76897 ,  H01L23/535 ,  H01L29/7848 ,  H01L29/7851 ,  H01L29/7845 ,  H01L29/0847 ,  H01L29/66795

Abstract: 本发明提供了一种FinFET器件，FinFET器件包括具有至少一个鳍的衬底、栅极堆叠件、间隔件、应变层和复合蚀刻停止层。栅极堆叠件横跨至少一个鳍。间隔件在栅极堆叠件的侧壁上。应变层在衬底中并位于栅极堆叠件旁边。复合蚀刻停止层在间隔件上和应变层上。此外，复合蚀刻停止层在间隔件上较厚但是在应变层上较薄。本发明实施例涉及FINFET器件及其形成方法。

公开(公告)号：CN106941119A

公开(公告)日：2017-07-11

申请号：CN201610908670.2

申请日：2016-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博文 ,  谢文佳 ,  罗以君 ,  林米华

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/42376 ,  H01L29/401 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/66787

Abstract: 本发明提供了一种半导体结构和形成半导体结构的方法的实施例。半导体结构包括形成在衬底上方的栅极堆叠结构。栅极堆叠结构包括具有第一部分和第二部分的栅电极结构以及位于栅电极结构下面的第一导电层。此外，栅电极结构的第一部分位于栅电极结构的第二部分上方，以及栅电极结构的第一部分的顶面的宽度大于栅电极结构的第二部分的底面的宽度。本发明实施例涉及具有放大的栅电极结构的半导体结构及其形成方法。

公开(公告)号：CN107068757B

公开(公告)日：2023-04-21

申请号：CN201611233438.X

申请日：2016-12-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢文佳 ,  罗以君

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明提供了一种FinFET器件，FinFET器件包括具有至少一个鳍的衬底、栅极堆叠件、间隔件、应变层和复合蚀刻停止层。栅极堆叠件横跨至少一个鳍。间隔件在栅极堆叠件的侧壁上。应变层在衬底中并位于栅极堆叠件旁边。复合蚀刻停止层在间隔件上和应变层上。此外，复合蚀刻停止层在间隔件上较厚但是在应变层上较薄。本发明实施例涉及FINFET器件及其形成方法。

公开(公告)号：CN106941119B

公开(公告)日：2020-10-30

申请号：CN201610908670.2

申请日：2016-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博文 ,  谢文佳 ,  罗以君 ,  林米华

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明提供了一种半导体结构和形成半导体结构的方法的实施例。半导体结构包括形成在衬底上方的栅极堆叠结构。栅极堆叠结构包括具有第一部分和第二部分的栅电极结构以及位于栅电极结构下面的第一导电层。此外，栅电极结构的第一部分位于栅电极结构的第二部分上方，以及栅电极结构的第一部分的顶面的宽度大于栅电极结构的第二部分的底面的宽度。本发明实施例涉及具有放大的栅电极结构的半导体结构及其形成方法。

公开(公告)号：CN106816465B

公开(公告)日：2020-10-20

申请号：CN201611071014.8

申请日：2016-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博文 ,  谢文佳 ,  罗以君

IPC: H01L29/49 ,  H01L29/423 ,  H01L21/28

Abstract: 本发明揭露一种栅极结构及其制造方法。栅极结构包含至少一间隔层在一半导体基材上界定一栅极区域，一栅极介电层设置于该半导体基材栅极区域上，一第一功函数金属层设置于该栅极介电层上且铺设于该间隔层的一内侧壁的一底面，以及一填充金属，该填充金属部分由该第一功函数金属层包覆。该填充金属包含一第一部分以及一第二部分，其中该第一部分是介于该第二部分以及该半导体基材之间，该第二部分较第一部分宽广。

公开(公告)号：CN105448863B

公开(公告)日：2018-06-26

申请号：CN201510163148.1

申请日：2015-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢文佳 ,  洪隆杰 ,  王智麟 ,  郭康民

IPC: H01L23/48 ,  H01L21/768 ,  H01L21/28 ,  H01L21/02

CPC classification number: H01L21/76831 ,  H01L21/02063 ,  H01L21/28518 ,  H01L21/31105 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76855 ,  H01L21/823871 ,  H01L23/485 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/45 ,  H01L29/66568 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件，半导体器件包括衬底、外延层、第一蚀刻停止层、层间介电(ILD)层、第二蚀刻停止层、保护层、衬垫、硅化物帽和接触插塞。衬底具有第一部分和第二部分。外延层设置在第一部分中。第一蚀刻停止层设置在第二部分上。ILD层设置在第一蚀刻停止层上。第二蚀刻停止层设置在ILD层上，其中第一蚀刻停止层、ILD层和第二蚀刻停止层形成围绕第一部分的侧壁。保护层设置在侧壁上。衬垫设置在保护层上。硅化物帽设置在外延层上。接触插塞设置在硅化物帽上并且被衬垫围绕。本发明还涉及具有接触插塞的半导体结构。

公开(公告)号：CN106816465A

公开(公告)日：2017-06-09

申请号：CN201611071014.8

申请日：2016-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢博文 ,  谢文佳 ,  罗以君

IPC: H01L29/49 ,  H01L29/423 ,  H01L21/28

Abstract: 本发明揭露一种栅极结构及其制造方法。栅极结构包含至少一间隔层在一半导体基材上界定一栅极区域，一栅极介电层设置于该半导体基材栅极区域上，一第一功函数金属层设置于该栅极介电层上且铺设于该间隔层的一内侧壁的一底面，以及一填充金属，该填充金属部分由该第一功函数金属层包覆。该填充金属包含一第一部分以及一第二部分，其中该第一部分是介于该第二部分以及该半导体基材之间，该第二部分较第一部分宽广。