-
公开(公告)号：CN111834225B
公开(公告)日：2024-06-07
申请号：CN202010287475.9
申请日：2020-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 在一种制造包括场效应晶体管(FET)的半导体器件的方法中，在衬底中形成牺牲区域，并且在衬底中形成沟槽。牺牲区域的部分暴露于沟槽中。通过至少部分地蚀刻牺牲区域来形成空间，在沟槽和空间中形成隔离绝缘层，并且形成栅极结构和源极/漏极区域。在源极/漏极区域下方的空间中形成空气间隔件。本发明的实施例还涉及半导体器件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN113451510A
公开(公告)日：2021-09-28
申请号：CN202110230854.9
申请日：2021-03-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L49/02
Abstract: 一种半导体器件包括衬底、位于该衬底上的第一导电层、第一导电通孔，以及位于该第一导电通孔与该衬底之间的另外的导电层和导电通孔。该第一导电通孔位于衬底与第一导电层之间，并且电连接到第一导电层。该第一导电通孔延伸穿过至少两个介电层，并且具有大于约8千埃的厚度。具有高品质因子的电感器形成在第一导电层中，并且还包括第一导电通孔。本发明的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN111834225A
公开(公告)日：2020-10-27
申请号：CN202010287475.9
申请日：2020-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 在一种制造包括场效应晶体管(FET)的半导体器件的方法中，在衬底中形成牺牲区域，并且在衬底中形成沟槽。牺牲区域的部分暴露于沟槽中。通过至少部分地蚀刻牺牲区域来形成空间，在沟槽和空间中形成隔离绝缘层，并且形成栅极结构和源极/漏极区域。在源极/漏极区域下方的空间中形成空气间隔件。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN109841560B
公开(公告)日：2021-06-08
申请号：CN201810385033.0
申请日：2018-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , G03F7/20
Abstract: 一种制造半导体器件的方法，包括在半导体衬底中形成多个隔离结构，并在隔离结构上方形成多个阻挡结构。阻挡结构具有比隔离结构更低的反射率。该方法还包括在半导体衬底上形成光刻胶层，通过掩模将光刻胶层暴露在光源下，以及显影光刻胶层以形成图案化的光刻胶部件，其覆盖两个隔离结构之间的半导体衬底的部分的第一区域。半导体衬底的部分具有暴露的第二区域。本发明的实施例还涉及隔离结构上的阻挡结构。
-
公开(公告)号：CN109841560A
公开(公告)日：2019-06-04
申请号：CN201810385033.0
申请日：2018-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , G03F7/20
Abstract: 一种制造半导体器件的方法，包括在半导体衬底中形成多个隔离结构，并在隔离结构上方形成多个阻挡结构。阻挡结构具有比隔离结构更低的反射率。该方法还包括在半导体衬底上形成光刻胶层，通过掩模将光刻胶层暴露在光源下，以及显影光刻胶层以形成图案化的光刻胶部件，其覆盖两个隔离结构之间的半导体衬底的部分的第一区域。半导体衬底的部分具有暴露的第二区域。本发明的实施例还涉及隔离结构上的阻挡结构。
-
公开(公告)号：CN222214178U
公开(公告)日：2024-12-20
申请号：CN202420804030.7
申请日：2024-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06
Abstract: 一种半导体装置，包括基板，基板包括形成于基板上的FinFET区，其中FinFET区包括一或多个鳍片。半导体装置进一步包括形成于基板上并设置邻近一或多个鳍片旁边的一或多个装置隔离结构。此外，半导体装置包括形成于一或多个鳍片的一部分上的增强层。
-
-
-
-
-
Search Results
6
records
(took 0.03 seconds)
