公开(公告)号：CN111834225B

公开(公告)日：2024-06-07

申请号：CN202010287475.9

申请日：2020-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万幸仁 ,  蔡俊雄 ,  沙哈吉·B·摩尔 ,  许哲志 ,  苏劲宇 ,  曾柏翰 ,  洪文瀚 ,  林佑明 ,  柯志欣

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 在一种制造包括场效应晶体管(FET)的半导体器件的方法中，在衬底中形成牺牲区域，并且在衬底中形成沟槽。牺牲区域的部分暴露于沟槽中。通过至少部分地蚀刻牺牲区域来形成空间，在沟槽和空间中形成隔离绝缘层，并且形成栅极结构和源极/漏极区域。在源极/漏极区域下方的空间中形成空气间隔件。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN116761505A

公开(公告)日：2023-09-15

申请号：CN202310097379.1

申请日：2023-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈良湘 ,  苏劲宇 ,  许哲誌

IPC: H10N97/00 ,  H01L21/82

Abstract: 揭露一种半导体元件的形成方法。此方法包含形成多个绝缘区于半导体基材上，形成保护层于半导体基材的电阻区中，在形成保护层后，蚀刻栅极介电层，以形成晶体管的第一栅极介电层及第二栅极介电层于半导体基材的晶体管区中，移除保护层，分别形成第一虚设栅极堆叠及第二虚设栅极堆叠于第一虚设栅极堆叠及第二栅极介电层上，形成电阻于电阻区中，形成第三虚设栅极堆叠及第四虚设栅极堆叠于电阻上，以及以导电材料取代第一虚设栅极堆叠、第二虚设栅极堆叠、第三虚设栅极堆叠及第四虚设栅极堆叠的每一者。

公开(公告)号：CN113451510A

公开(公告)日：2021-09-28

申请号：CN202110230854.9

申请日：2021-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宏勋 ,  许哲志 ,  黄文助 ,  苏劲宇 ,  陈彦羽 ,  华伟君 ,  洪文瀚

IPC: H01L49/02

Abstract: 一种半导体器件包括衬底、位于该衬底上的第一导电层、第一导电通孔，以及位于该第一导电通孔与该衬底之间的另外的导电层和导电通孔。该第一导电通孔位于衬底与第一导电层之间，并且电连接到第一导电层。该第一导电通孔延伸穿过至少两个介电层，并且具有大于约8千埃的厚度。具有高品质因子的电感器形成在第一导电层中，并且还包括第一导电通孔。本发明的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN111834225A

公开(公告)日：2020-10-27

申请号：CN202010287475.9

申请日：2020-04-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万幸仁 ,  蔡俊雄 ,  沙哈吉·B·摩尔 ,  许哲志 ,  苏劲宇 ,  曾柏翰 ,  洪文瀚 ,  林佑明 ,  柯志欣

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 在一种制造包括场效应晶体管(FET)的半导体器件的方法中，在衬底中形成牺牲区域，并且在衬底中形成沟槽。牺牲区域的部分暴露于沟槽中。通过至少部分地蚀刻牺牲区域来形成空间，在沟槽和空间中形成隔离绝缘层，并且形成栅极结构和源极/漏极区域。在源极/漏极区域下方的空间中形成空气间隔件。本发明的实施例还涉及半导体器件及其制造方法。