公开(公告)号：CN118860191A

公开(公告)日：2024-10-29

申请号：CN202410909465.2

申请日：2024-07-08

Applicant: 北京大学

Inventor： 周正 ,  吴嗣昊 ,  徐傲然 ,  段瑞斌 ,  张兴 ,  韩德栋 ,  刘力锋 ,  王漪

IPC: G06F3/041 ,  G06F3/044

Abstract: 本申请公开了一种触控器件结构，包括TFT器件以及MIM电容，所述TFT器件包括源极、漏极以及栅极，所述MIM电容包括上极板以及下极板，所述上极板与所述下极板之间通过绝缘层分隔，所述TFT器件的源极与MIM电容的下极板相连接，其中：所述TFT器件用于实现触控器件的选通及关断；所述MIM电容用于感知触控器件所处的状态。MIM电容未被触碰时，下极板与大地自然形成一系列寄生电容，共同构成触控器件的自电容；MIM电容被触碰时额外形成与自电容为并联关系的触碰电容，使得源极总电容量增加；利用TFT器件对触控器件的选通和关断作用降低触控传感器阵列中的寄生电容，实现高分辨率触控传感器阵列中信噪比的提高。

公开(公告)号：CN117766404A

公开(公告)日：2024-03-26

申请号：CN202311789520.0

申请日：2023-12-22

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 韩德栋 ,  熊龙海 ,  解靖烨 ,  史建兵 ,  许登钦 ,  张鸣鹤 ,  张兴 ,  刘力锋

IPC: H01L21/34 ,  H01L29/786 ,  H01L29/417

Abstract: 本发明公开一种铟锌氧化物晶体管的工艺制作方法，属于微纳电子器件领域。本发明可应用于纳米尺寸的氧化物晶体管，通过磁控溅射工艺连续溅射保护层和源/漏电极，所述保护层对有源层与源/漏电极的接触面进行连接，阻挡了源/漏电极材料向有源层的扩散现象，同时优化接触特性，提升氧化物晶体管的性能。本发明步骤简单、制备温度低、且成本低，可有效提升氧化物晶体管的性能，为我国集成电路发展提供技术支撑。

公开(公告)号：CN117637617A

公开(公告)日：2024-03-01

申请号：CN202311677896.2

申请日：2023-12-08

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 韩德栋 ,  李岳 ,  方志增 ,  罗易 ,  许登钦 ,  张兴 ,  刘力锋 ,  王漪

IPC: H01L21/8238 ,  H01L21/34 ,  H01L29/786

Abstract: 本发明公开了一种制备垂直沟道金属氧化物半导体晶体管的方法，属于半导体技术领域。本发明首先RIE刻蚀氧化硅隔离层形成沟槽，再分别制备源/漏电极、有源层、栅介质层以及金属栅电极，得到由位于沟槽内的栅极控制的串联垂直沟道氧化物晶体管。采用本发明可以避免源漏交叠区的产生以及其导致的源漏寄生电容；可以通过一次光刻形成两个晶体管的串联。

公开(公告)号：CN117410185A

公开(公告)日：2024-01-16

申请号：CN202311598365.4

申请日：2023-11-28

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 韩德栋 ,  易庭甄 ,  解靖烨 ,  许登钦 ,  张鸣鹤 ,  张兴 ,  刘力锋 ,  王漪

IPC: H01L21/34 ,  H01L21/423 ,  H01L21/443 ,  H01L29/786

Abstract: 本发明公开了一种氧化物晶体管的制备方法，属于集成电路微纳电子器件领域。本发明在氧化物晶体管的制备过程中，在室温下对器件源/漏接触面进行了等离子体处理，成功提升了氧化物晶体管的迁移率和驱动电压，并改善了源/漏接触面的表面粗糙度。采用本发明制备的氧化物晶体管性能优异，具有实际应用潜力，且工艺步骤简单、制备温度低、成本低。

公开(公告)号：CN116631555A

公开(公告)日：2023-08-22

申请号：CN202310394048.4

申请日：2023-04-13

Applicant: 北京大学

Inventor： 刘力锋 ,  尚文斌 ,  韩德栋 ,  张兴

IPC: G16H10/60 ,  G16H50/70

Abstract: 本发明提供的一种患者病历数据的处理方法、装置、电子设备及存储介质，通过患者表示矩阵根据预先构建的表型矩阵和患者表示矩阵，得到表型概率矩阵；根据所述表型概率矩阵对所述表型矩阵进行采样，得到表型均值矩阵；根据所述表型均值矩阵和所述患者表示矩阵，得到表型标准差矩阵；根据所述表型均值矩阵和所述表型标准差矩阵构建表型分布矩阵；对所述表型分布矩阵进行采样，得到个性化聚类的患者表示矩阵。通过本发明能够将患者的表征聚类到不同的表型，从而告诉预测过程中最重要的表型。与一般的表示学习模型相比，本发明具有具有更强的表示学习能力，从而可以处理更加复杂且实时变化的患者健康状况。本发明能够应用于数据处理技术领域。

公开(公告)号：CN113013250B

公开(公告)日：2022-08-26

申请号：CN202110205068.3

申请日：2021-02-24

Applicant: 北京大学

Inventor： 董俊辰 ,  李琪 ,  韩德栋 ,  王漪 ,  张兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/51 ,  H01L21/34 ,  H01L21/443

Abstract: 本发明公开了一种场效应晶体管及其制备方法，属于微电子器件领域。该场效应晶体管包括衬底、栅电极、金属‑绝缘层电介质、有源层和源/漏电极，栅电极位于衬底之上，金属‑绝缘层电介质位于栅电极之上，有源层位于金属‑绝缘层电介质之上,源/漏电极位于有源层之上，所述金属‑绝缘层电介质结构采用氧化铝/钛/氧化铝的三明治结构，所述氧化铝薄膜厚度分别为10‑100纳米，钛薄膜为金属钛薄膜或氧化钛薄膜，所述钛薄膜厚度为10‑100纳米。本发明提出了一种用于微电子器件的新型high‑k电介质材料，该金属‑绝缘层混合电介质采用磁控溅射和原子层淀积工艺制备，步骤简单、成本低，具有实际应用潜力。

公开(公告)号：CN105552113B

公开(公告)日：2018-07-13

申请号：CN201610111860.1

申请日：2016-02-29

Applicant: 北京大学

Inventor： 王漪 ,  张晓密 ,  伦志远 ,  丛瑛瑛 ,  董俊辰 ,  赵飞龙 ,  韩德栋

IPC: H01L29/10 ,  H01L29/16 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明公开了一种硅衬底上的辐射敏感场效应晶体管(RadFET)及其制备方法。该器件的绝缘沟道层依次为：湿法制备的二氧化硅层、石墨烯薄膜、以及干法制备的二氧化硅层。多层石墨烯材料作为沟道层，增强了RadFET探测器的灵敏度；且湿法制备的疏松氧化硅层起到缓冲作用，可以有效减缓高能粒子辐射带来的器件损伤，同时避免了石墨烯薄膜与源漏电极直接接触带来的界面问题，提高了器件的寿命和性能。此外，对干法制备的二氧化硅进行离子注入工艺，引入较高浓度的杂质陷阱，可以有效的调整器件的阈值电压，同时减小源漏接触电阻，增强器件灵敏度。该RadFET探测器工艺简单、制备成本低，适用于辐射总剂量的探测，具有广泛的应用前景。

公开(公告)号：CN104576759A

公开(公告)日：2015-04-29

申请号：CN201510039672.8

申请日：2015-01-27

Applicant: 北京大学

Inventor： 王漪 ,  周晓梁 ,  丛瑛瑛 ,  赵飞龙 ,  董俊辰 ,  韩德栋 ,  张盛东 ,  刘晓彦

IPC: H01L29/786 ,  H01L29/417 ,  H01L21/336

CPC classification number: H01L29/7869 ,  H01L29/41733 ,  H01L29/66969

Abstract: 本发明公开了一种金属氧化物半导体薄膜晶体管及其制备方法，属于半导体集成电路和平板显示及其相关制造技术领域。本发明核心是采用了叠层结构源电极和漏电极，电极的下层为金属氧化物半导体薄膜，电极的上层为导电薄膜。叠层源电极和漏电极的下层金属氧化物薄膜采用与沟道有源层相同或不同的材料，其电导率小于有源层金属氧化物薄膜。两层金属氧化物薄膜由射频磁控溅射方法形成。本发明氧化物半导体薄膜晶体管具有高迁移率,关态电流小，大开关电流比等优点，且与传统结构器件相比工艺复杂度未提高，制备方法和传统CMOS工艺相兼容，具有较高的实用价值，有望在未来的TFT集成电路中得到应用。

公开(公告)号：CN104218074A

公开(公告)日：2014-12-17

申请号：CN201410471771.9

申请日：2014-09-16

Applicant: 北京大学

Inventor： 王漪 ,  韩德栋 ,  董俊辰 ,  赵飞龙 ,  丛瑛瑛 ,  张翼 ,  张盛东 ,  刘力锋 ,  刘晓彦 ,  康晋锋

IPC: H01L29/24 ,  H01L29/04 ,  H01L21/363 ,  H01L21/443 ,  H01L29/786 ,  H01L21/34

CPC classification number: H01L21/02565 ,  H01L29/66742 ,  H01L29/78693

Abstract: 本发明公开了一种掺杂稀土元素的氧化锌铝非晶半导体薄膜材料及其制备方法和应用，属于半导体集成电路及其制造技术领域。该非晶半导体薄膜中的锌元素、铝元素和稀土元素的摩尔百分比含量为：锌元素85％-98％，铝元素1％-10％，稀土元素1％-14％，稀土元素为Gd、Lu、Y和Sc中的至少一种。本发明采用射频磁控溅射方法制备掺杂稀土元素的氧化锌铝薄膜材料，在溅射过程中调节氧气氛的分压比形成具有非晶特性的高迁移率的沟道材料。本发明制备方法和传统CMOS工艺相兼容，可制备出高迁移率的稀土掺杂氧化物半导体薄膜晶体管，具有较高的实用价值，有望在未来的TFT集成电路中得到应用。

公开(公告)号：CN103904118A

公开(公告)日：2014-07-02

申请号：CN201410085379.0

申请日：2014-03-10

Applicant: 北京大学

Inventor： 刘力锋 ,  张伟兵 ,  后羿 ,  高滨 ,  韩德栋 ,  王漪 ,  刘晓彦 ,  康晋锋

IPC: H01L29/78 ,  H01L21/77 ,  H01L25/065

CPC classification number: H01L27/1104

Abstract: 本发明公开了一种具有存储器功能的场效应晶体管及其三维集成方法，由上选择管和下选择管及中间的存储单元组成三维结构，且所有的晶体管均为竖直结构，与水平晶体管相比竖直晶体管的布局面积更小，从而可以提高RRAM的集成密度，进一步降低成本。该方法包括：在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域；顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔；沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅层和SiO2层，形成上选择管的沟道区域。