-
公开(公告)号：CN118380384A
公开(公告)日：2024-07-23
申请号：CN202410418064.7
申请日：2024-04-09
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L21/8234 , H01L27/088 , H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明涉及一种自对准垂直沟道晶体管结构及其制造方法，属于半导体器件技术领域，该方法包括：提供衬底和二氧化硅层，并对二氧化硅层进行刻蚀，形成二氧化硅凹槽；形成覆盖二氧化硅凹槽底部的共用漏极、覆盖二氧化硅凹槽外部的部分二氧化硅层的上表面的第一晶体管的源极和第二晶体管的源极；形成第二硬掩膜层，在共用漏极、二氧化硅凹槽侧壁、第一晶体管的源极、第二晶体管的源极以及第二硬掩膜层限定的区域采用自对准工艺依次形成有源层、栅介质层和栅极层。本申请提供的方法及其结构，可使得有源层、栅介质层和栅极层完全自对准沉积，保证层间完全对准，且可避免晶体管栅极端与晶体管源端相连从而导致晶体管发生电学短路失效。
-
公开(公告)号：CN117637481A
公开(公告)日：2024-03-01
申请号：CN202311568974.5
申请日：2023-11-22
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L21/336 , H01L29/786 , H01L29/423 , C23C14/35 , C23C14/24 , C23C16/455
Abstract: 本发明公开了一种垂直沟道氧化物薄膜晶体管的制备方法，属于集成电路领域。该方法制备的垂直沟道氧化物薄膜晶体管包括低阻硅衬底、源/漏电极、有源层、栅介质、栅电极，源/漏电极分居有源层上下两侧，栅介质位于有源层上侧的源/漏电极之上和有源层及源/漏电极两侧，单/双栅电极位于栅介质之上。本发明制备垂直沟道氧化物薄膜晶体管涉及单栅结构和双栅结构两种类型，该方法利用光刻工艺、溅射工艺、原子层淀积工艺和刻蚀工艺等常规技术，有望实现垂直沟道氧化物薄膜晶体管的规模化制备，步骤简单、成本低、可操作性强，具有非常重要的应用价值。
-
公开(公告)号：CN119685752A
公开(公告)日：2025-03-25
申请号：CN202411776844.5
申请日：2024-12-05
Applicant: 北京超弦存储器研究院 , 北京大学
Abstract: 本发明公开了一种高热稳定性的氧化物薄膜的制备方法及其应用，属于集成电路微纳电子器件领域。本发明采用磁控溅射工艺，溅射靶材为氧化铟所占质量比为50‑90％，氧化铝所占质量比为0.1‑10％，氧化锌所占质量比为10‑50％的铟铝锌氧靶材，制备得到的薄膜具有高温热稳定性。即在高温条件下，经过长时间热退火处理，薄膜处于非晶状态，薄膜中的缺陷浓度保持稳定。进一步利用本发明制备得到的氧化物晶体管的性能热稳定性高，且制备工艺步骤简单、成本低。
-
公开(公告)号：CN119653802A
公开(公告)日：2025-03-18
申请号：CN202411756199.0
申请日：2024-12-03
Applicant: 北京超弦存储器研究院 , 北京大学
Abstract: 本发明涉及一种氧化物晶体管的表面处理方法，属于集成电路微纳电子器件领域。具体步骤包括提供一衬底，在其上形成底栅电极；在底栅电极上依次形成一电介质层、氧化物有源层；在所述氧化物有源层两侧分别形成源漏电极；采用电子束蒸镀在所述源漏电极之间的氧化物有源层上蒸镀一层可氧化金属，然后通过自然氧化，空气退火氧化，氧气退火氧化等方式使金属转变为金属氧化物。通过形成氧化物层，可以有效减小晶体管的界面态密度，提高晶体管的场效应迁移率，改善晶体管的开关速度和功耗性能，此外，还可以改善晶体管的稳定性和可靠性，从而提高集成电路的整体性能。
-
Patent Agency Ranking
公开(公告)号：CN118800786A
公开(公告)日：2024-10-18
申请号：CN202410932544.5
申请日：2024-07-12
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L29/10 , H01L29/06 , H01L29/786 , H01L21/34 , B82Y40/00
Abstract: 本发明涉及一种纳米尺寸异质结晶体管器件结构，包括：衬底、栅介质层、栅电极、源漏电极层，在衬底上具有异质结沟道层，异质结沟道层包括第一沟道层和第二沟道层。栅电极和所述栅介质层位于衬底和所述异质结沟道层之间构成底栅结构。栅电极和栅介质层位于异质结沟道层之间构成顶栅结构。同时提供了对应器件结构的制作方法。本发明采用异质结结构提升了晶体管开态电流，采用禁带较宽的沟道材料改善了短沟效应和泄漏电流，采用接触电阻更小的材料作为异质结和源漏接触的接触层，减小了接触电阻。
-
公开(公告)号：CN117672866A
公开(公告)日：2024-03-08
申请号：CN202311662368.X
申请日：2023-12-06
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L21/34 , C23C14/35 , C23C14/08 , C23C16/40 , C23C16/455 , C23C14/04 , C23C16/04 , H01L29/786
Abstract: 本发明公开一种面向集成电路应用的氧化物晶体管的制备方法，属于集成电路微纳电子器件领域。该氧化物晶体管的器件结构包括衬底、栅电极、电介质层、氧化物有源层和源/漏电极，涉及底栅结构和顶栅结构两种类型，所述氧化物有源层采用异质结结构，其中下层氧化铟及掺杂氧化铟薄膜采用磁控溅射工艺生长，上层氧化锌及掺杂氧化锌薄膜采用原子层淀积工艺生长，表征显示，所述异质结结构氧化物有源层薄膜具有良好的界面质量。采用本发明制备的氧化物晶体管具有优异的电学性能，器件场效应迁移率超过100厘米平方/伏特·秒，器件综合特性达到国际一流水平，具有广阔的发展前景和实际应用潜力。
-
公开(公告)号：CN117766404A
公开(公告)日：2024-03-26
申请号：CN202311789520.0
申请日：2023-12-22
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L21/34 , H01L29/786 , H01L29/417
Abstract: 本发明公开一种铟锌氧化物晶体管的工艺制作方法，属于微纳电子器件领域。本发明可应用于纳米尺寸的氧化物晶体管，通过磁控溅射工艺连续溅射保护层和源/漏电极，所述保护层对有源层与源/漏电极的接触面进行连接，阻挡了源/漏电极材料向有源层的扩散现象，同时优化接触特性，提升氧化物晶体管的性能。本发明步骤简单、制备温度低、且成本低，可有效提升氧化物晶体管的性能，为我国集成电路发展提供技术支撑。
-
公开(公告)号：CN117637617A
公开(公告)日：2024-03-01
申请号：CN202311677896.2
申请日：2023-12-08
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L21/8238 , H01L21/34 , H01L29/786
Abstract: 本发明公开了一种制备垂直沟道金属氧化物半导体晶体管的方法，属于半导体技术领域。本发明首先RIE刻蚀氧化硅隔离层形成沟槽，再分别制备源/漏电极、有源层、栅介质层以及金属栅电极，得到由位于沟槽内的栅极控制的串联垂直沟道氧化物晶体管。采用本发明可以避免源漏交叠区的产生以及其导致的源漏寄生电容；可以通过一次光刻形成两个晶体管的串联。
-
公开(公告)号：CN117410185A
公开(公告)日：2024-01-16
申请号：CN202311598365.4
申请日：2023-11-28
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L21/34 , H01L21/423 , H01L21/443 , H01L29/786
Abstract: 本发明公开了一种氧化物晶体管的制备方法，属于集成电路微纳电子器件领域。本发明在氧化物晶体管的制备过程中，在室温下对器件源/漏接触面进行了等离子体处理，成功提升了氧化物晶体管的迁移率和驱动电压，并改善了源/漏接触面的表面粗糙度。采用本发明制备的氧化物晶体管性能优异，具有实际应用潜力，且工艺步骤简单、制备温度低、成本低。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.055 seconds)
