-
公开(公告)号:CN111220904A
公开(公告)日:2020-06-02
申请号:CN201911092231.9
申请日:2019-11-08
Applicant: 三星电子株式会社
IPC: G01R31/309 , G01N21/956 , G02B27/28
Abstract: 提供了测试互连基板的方法和用于执行该方法的装置。在测试互连基板的方法中,可以设置从具有本征光学特性的探头反射的参考光的阻挡条件。从具有多个电路的测试互连基板发射的电场可以使探头的本征光学特性改变为测试光学特性。可以使光照射到具有测试光学特性的探头上。可以根据阻挡条件,阻挡从具有测试光学特性的探头反射的参考光。可以检测可能由于异常电路产生的剩余的反射光。
-
公开(公告)号:CN118946144A
公开(公告)日:2024-11-12
申请号:CN202410584961.5
申请日:2024-05-11
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种制造半导体器件的方法可以包括:在衬底的第一区上形成第一栅极结构,在第一栅极结构上形成位线结构,在衬底上形成包括非晶硅的初步接触插塞层,在初步接触插塞层上形成反射层结构,从初步接触插塞层形成接触插塞层,并且在接触插塞层上形成电容器。反射层结构可以包括第一反射层和第二反射层。第二反射层的折射率可以大于第一反射层的折射率。第二反射层的位于衬底的第一区和第二区上的部分可以具有不同的厚度。形成接触插塞层的步骤可以包括对反射层结构执行熔融激光退火(MLA)工艺以将初步接触插塞层的非晶硅转换为多晶硅。
-
公开(公告)号:CN116033745A
公开(公告)日:2023-04-28
申请号:CN202211301369.7
申请日:2022-10-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种能够提高器件的性能和/或可靠性的半导体存储器件。该半导体存储器件包括:衬底,具有单元区和沿着单元区的外围限定的外围区,其中单元区包括由单元元件分离膜限定的有源区;单元区分离膜,在衬底中并限定单元区;以及多个存储接触,连接到有源区并沿第一方向布置。多个存储接触包括第一存储接触、第二存储接触和第三存储接触,其中第二存储接触在第一存储接触和第三存储接触之间,第一存储接触和第三存储接触中的每个包含或围绕或限定气隙,第二存储接触没有气隙。
-
公开(公告)号:CN110907471B
公开(公告)日:2024-10-29
申请号:CN201910542195.5
申请日:2019-06-21
Applicant: 三星电子株式会社
IPC: G01N21/956
Abstract: 公开一种检测基板上缺陷的方法和用于检测基板上的缺陷的设备。在检测基板上的缺陷的方法中,可以将入射光束照射到基板的表面以产生反射光束。可检测反射光束之中的二次谐波产生(SHG)光束。SHG光束可由基板上的缺陷产生。可通过检查SHG光束来检测纳米尺寸缺陷。
-
公开(公告)号:CN111220904B
公开(公告)日:2024-04-19
申请号:CN201911092231.9
申请日:2019-11-08
Applicant: 三星电子株式会社
IPC: G01R31/309 , G01N21/956 , G02B27/28
Abstract: 提供了测试互连基板的方法和用于执行该方法的装置。在测试互连基板的方法中,可以设置从具有本征光学特性的探头反射的参考光的阻挡条件。从具有多个电路的测试互连基板发射的电场可以使探头的本征光学特性改变为测试光学特性。可以使光照射到具有测试光学特性的探头上。可以根据阻挡条件,阻挡从具有测试光学特性的探头反射的参考光。可以检测可能由于异常电路产生的剩余的反射光。
-
公开(公告)号:CN110907471A
公开(公告)日:2020-03-24
申请号:CN201910542195.5
申请日:2019-06-21
Applicant: 三星电子株式会社
IPC: G01N21/956
Abstract: 公开一种检测基板上缺陷的方法和用于检测基板上的缺陷的设备。在检测基板上的缺陷的方法中,可以将入射光束照射到基板的表面以产生反射光束。可检测反射光束之中的二次谐波产生(SHG)光束。SHG光束可由基板上的缺陷产生。可通过检查SHG光束来检测纳米尺寸缺陷。
-
公开(公告)号:CN116528584A
公开(公告)日:2023-08-01
申请号:CN202310081373.5
申请日:2023-01-17
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/528 , H01L23/48
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括:基底,包括单元区域和由单元区域的外围部限定的外围区域,单元区域包括虚设单元区域和正常单元区域以及由单元元件隔离膜限定的有源区域。所述装置还包括在基底中限定单元区域的单元区域分离膜,虚设单元区域在正常单元区域与单元区域分离膜之间与单元区域分离膜限定边界。所述装置还包括:正常位线,位于正常单元区域上并且在第一方向上延伸;虚设位线组,位于虚设单元区域上,虚设位线组包括在第一方向上延伸的多条虚设位线;以及多个存储接触件,连接到有源区域并且沿着与第一方向垂直的第二方向定位。
-
-
-
-
-
-