公开(公告)号：CN110880474B

公开(公告)日：2025-05-02

申请号：CN201910366717.0

申请日：2019-04-30

Applicant: 三星电子株式会社

Inventor： 李东觉 ,  金玟佑 ,  金奉炫 ,  朴禧影 ,  安瑞珍 ,  李元容

IPC: H01L21/762 ,  H01L23/552 ,  H10B12/00

Abstract: 一种半导体器件包括：在衬底中限定有源区的沟槽；在沟槽内有源区的底表面和侧表面上的第一绝缘层；第一绝缘层的表面上的屏蔽层，该屏蔽层包括多个间隔开的颗粒；屏蔽层上的第二绝缘层，其中捕获有第一电荷，该多个间隔开的颗粒被配置为集中极性与第二绝缘层中捕获的第一电荷相反的第二电荷；以及在沟槽中第二绝缘层上的间隙填充绝缘层。

公开(公告)号：CN116033745A

公开(公告)日：2023-04-28

申请号：CN202211301369.7

申请日：2022-10-24

Applicant: 三星电子株式会社

Inventor： 赵成根 ,  朴禧影 ,  朴晋亨 ,  李根泽 ,  张正赫 ,  郑天炯

IPC: H10B12/00

Abstract: 提供了一种能够提高器件的性能和/或可靠性的半导体存储器件。该半导体存储器件包括：衬底，具有单元区和沿着单元区的外围限定的外围区，其中单元区包括由单元元件分离膜限定的有源区；单元区分离膜，在衬底中并限定单元区；以及多个存储接触，连接到有源区并沿第一方向布置。多个存储接触包括第一存储接触、第二存储接触和第三存储接触，其中第二存储接触在第一存储接触和第三存储接触之间，第一存储接触和第三存储接触中的每个包含或围绕或限定气隙，第二存储接触没有气隙。

公开(公告)号：CN110880474A

公开(公告)日：2020-03-13

申请号：CN201910366717.0

申请日：2019-04-30

Applicant: 三星电子株式会社

Inventor： 李东觉 ,  金玟佑 ,  金奉炫 ,  朴禧影 ,  安瑞珍 ,  李元容

IPC: H01L21/762 ,  H01L23/552 ,  H01L27/108 ,  H01L21/8242

Abstract: 一种半导体器件包括：在衬底中限定有源区的沟槽；在沟槽内有源区的底表面和侧表面上的第一绝缘层；第一绝缘层的表面上的屏蔽层，该屏蔽层包括多个间隔开的颗粒；屏蔽层上的第二绝缘层，其中捕获有第一电荷，该多个间隔开的颗粒被配置为集中极性与第二绝缘层中捕获的第一电荷相反的第二电荷；以及在沟槽中第二绝缘层上的间隙填充绝缘层。