公开(公告)号：CN113113413A

公开(公告)日：2021-07-13

申请号：CN202110208680.6

申请日：2021-02-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家豪 ,  黄麟淯 ,  贾汉中 ,  杨柏峰 ,  林佑明

IPC: H01L27/11507 ,  H01L27/1159

Abstract: 本文公开了一种半导体装置的形成方法，包括提供结构，结构具有基板、栅极堆叠、及位于基板上方的源极/漏极(source/drain，S/D)部件、位于S/D部件上方的S/D接触件、位于栅极堆叠及S/D接触件上方的一或多个介电层、以及穿过一或多个介电层并电性连接至栅极堆叠及S/D接触件之一的导孔结构。方法还包括于结构上方形成铁电(ferroelectric，FE)堆叠，其中FE堆叠包括FE层、及位于FE层上方的顶电极层，其中FE堆叠直接接触导孔结构；并且将FE堆叠图案化，得到图案化的FE堆叠，包括图案化的FE部件及位于图案化的FE部件上方的图案化的顶电极。

公开(公告)号：CN113054022A

公开(公告)日：2021-06-29

申请号：CN202110022469.5

申请日：2021-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨柏峰 ,  杨世海 ,  贾汉中 ,  徐志安

IPC: H01L29/78 ,  H01L27/11585 ,  H01L27/1159 ,  H01L27/11597 ,  H01L21/336

Abstract: 本公开涉及具有三维铁电电容器的铁电随机存取存储器。一种半导体器件包括：衬底；鳍，在衬底之上突出；栅极结构，位于鳍之上；底部电极，位于栅极结构之上并与栅极结构电耦合；铁电层，围绕底部电极；以及顶部电极，围绕铁电层。

公开(公告)号：CN113053822A

公开(公告)日：2021-06-29

申请号：CN202010903157.0

申请日：2020-09-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨柏峰 ,  杨世海 ,  徐志安

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/06 ,  H01L21/336

Abstract: 本公开涉及半导体器件及方法。一个实施例是一种半导体器件，包括：位于半导体衬底上方的第一沟道区域、位于第一沟道区域上方的第二沟道区域、位于半导体衬底上方并且围绕第一沟道区域和第二沟道区域的第一栅极堆叠、从第一沟道区域延伸到第二沟道区域并且沿着第一栅极堆叠的侧壁的第一内部间隔件、从第一沟道区域延伸到第二沟道区域并且沿着第一内部间隔件的侧壁的第二内部间隔件，第二内部间隔件具有与第一内部间隔件不同的材料成分，以及与第一沟道区域、第二沟道区域和第二内部间隔件相邻的第一源极/漏极区域，第一内部间隔件和第二内部间隔件位于第一栅极堆叠和第一源极/漏极区域之间。

公开(公告)号：CN111244174A

公开(公告)日：2020-06-05

申请号：CN201911189854.8

申请日：2019-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨柏峰 ,  张志宇 ,  杨世海 ,  徐志安 ,  王志豪

IPC: H01L29/78 ,  H01L21/336

Abstract: 提供一种电路装置的制造方法。在一实施例中，一方法包括接收一工作件，此工作件包括一基底以及从基底延伸的一鳍片，形成第一铁电层于鳍片之上，形成虚置栅极结构于鳍片的通道区域之上，接着形成栅极间隔物于虚置栅极结构的侧壁之上，形成层间介电质层于工作件之上，移除虚置栅极结构以露出鳍片的通道区域上方的第一铁电层，以及形成一栅极电极于鳍片的通道区域上方所露出的第一铁电层之上。

公开(公告)号：CN106328692B

公开(公告)日：2020-04-17

申请号：CN201610516949.6

申请日：2016-07-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建颖 ,  张家玮 ,  廖家阳 ,  杨柏峰

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供了鳍式场效应晶体管(FinFET)器件结构及其形成方法。鳍式场效应晶体管(FinFET)器件结构包括在衬底上方形成的鳍结构和横越在鳍结构上方的栅极结构。该栅极结构包括栅电极层，所述栅电极层包括鳍结构之上的上部和鳍结构之下的下部。该上部具有第一宽度的顶面，该下部具有第二宽度的底面，并且第一宽度大于第二宽度。

公开(公告)号：CN106328711B

公开(公告)日：2019-08-30

申请号：CN201610511247.9

申请日：2016-07-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建颖 ,  张家玮 ,  陈臆仁 ,  杨柏峰

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 提供了一种FinFET器件结构及其形成方法。FinFET器件结构包括：鳍结构，形成在衬底的上方；以及栅极结构，横越在鳍结构上方。栅极结构包括栅电极层，栅电极层包括位于鳍结构之上的上部和位于鳍结构下方的下部，在上部和下部之间形成虚拟界面，并且下部具有从虚拟界面至下部的底面逐渐减小的减小的宽度。本发明实施例涉及鳍式场效应晶体管(FinFET)器件结构及其形成方法。

公开(公告)号：CN109216456A

公开(公告)日：2019-01-15

申请号：CN201711270350.X

申请日：2017-12-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨柏峰 ,  张哲诚 ,  巫柏奇

IPC: H01L29/78 ,  H01L21/336

Abstract: 提供了制造工艺和器件，其中，在衬底内形成第一开口。使用第二蚀刻工艺将第一开口重塑为第二开口。利用自由基蚀刻实施第二蚀刻工艺，其中，自由基蚀刻利用中性离子。因此，减小衬底的推动。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN106531803A

公开(公告)日：2017-03-22

申请号：CN201610627370.7

申请日：2016-08-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程潼文 ,  张哲诚 ,  林木沧 ,  杨柏峰 ,  游承谚

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10

CPC classification number: H01L29/7848 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/7854 ,  H01L29/1029

Abstract: 本发明涉及一种通过在邻近沟道区的凹槽中形成介电材料来控制沟道区上的应变的半导体器件，以为了提供对形成在凹槽内的外延源极/漏极区的应变诱导材料的体积和形状的控制。在一些实施例中，半导体器件具有布置在半导体本体的位于沟道区的相对两侧上的上表面内的凹槽中的外延源极/漏极区。栅极结构布置在沟道区上方，并且介电材料横向布置在外延源极/漏极区和沟道区之间。介电材料消耗凹槽的一些体积，从而减少形成在凹槽中的外延源极/漏极区中的应变诱导材料的体积。本发明实施例涉及通过凹槽轮廓控制的增强的体积控制。