公开(公告)号：CN107680939B

公开(公告)日：2021-04-13

申请号：CN201710647365.7

申请日：2017-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  巫柏奇 ,  林志翰 ,  曾鸿辉

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/78

Abstract: 本发明的实施例提供了一种形成半导体结构的方法，包括在衬底上形成第一有源鳍结构和第二有源鳍结构。在衬底上形成伪鳍结构，该伪鳍结构介于第一有源鳍结构和第二有源鳍结构之间。去除伪鳍结构以暴露衬底的第一部分，衬底的第一部分直接设置在伪鳍结构之下。在衬底的第一部分上形成多个突起部件。在衬底的第一部分上方形成浅沟槽隔离(STI)区，该STI区覆盖多个突起部件，第一有源鳍结构的至少部分和第二有源鳍结构的至少部分在STI区的最高表面之上延伸。本发明的实施例还提供了一种半导体结构。

公开(公告)号：CN107680939A

公开(公告)日：2018-02-09

申请号：CN201710647365.7

申请日：2017-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  巫柏奇 ,  林志翰 ,  曾鸿辉

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/78

CPC classification number: H01L29/6681 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/7848 ,  H01L29/7853

Abstract: 本发明的实施例提供了一种形成半导体结构的方法，包括在衬底上形成第一有源鳍结构和第二有源鳍结构。在衬底上形成伪鳍结构，该伪鳍结构介于第一有源鳍结构和第二有源鳍结构之间。去除伪鳍结构以暴露衬底的第一部分，衬底的第一部分直接设置在伪鳍结构之下。在衬底的第一部分上形成多个突起部件。在衬底的第一部分上方形成浅沟槽隔离(STI)区，该STI区覆盖多个突起部件，第一有源鳍结构的至少部分和第二有源鳍结构的至少部分在STI区的最高表面之上延伸。本发明的实施例还提供了一种半导体结构。

公开(公告)号：CN106158966A

公开(公告)日：2016-11-23

申请号：CN201510781171.7

申请日：2015-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家玮 ,  张哲诚 ,  巫柏奇 ,  赵益承

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明提供了半导体结构及其形成方法。半导体结构包括形成在衬底上方的鳍结构和横跨鳍结构形成的栅极结构。此外，栅极结构包括形成在衬底上方的栅极介电层和形成在栅极介电层上方的功函数金属层。栅极结构进一步包括形成在功函数金属层上方的栅电极层。此外，栅电极层的顶面所在的位置比栅极介电层的顶面所在的位置高，并且栅极介电层的顶面所在的位置比功函数金属层的顶面所在的位置高。

公开(公告)号：CN105742184A

公开(公告)日：2016-07-06

申请号：CN201510442797.5

申请日：2015-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家玮 ,  巫柏奇 ,  方文翰

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78

CPC classification number: H01L21/823437 ,  H01L21/28088 ,  H01L21/28123 ,  H01L21/31058 ,  H01L21/31144 ,  H01L21/823431 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/66068 ,  H01L21/28008 ,  H01L29/7855

Abstract: 本发明提供了用于形成半导体器件结构的方法。该方法包括在衬底上方形成介电层。衬底具有鳍结构，并且介电层具有沟槽，该沟槽暴露出鳍结构的部分。该方法包括在沟槽中形成栅极材料层。该方法包括在栅极材料层上方形成平坦化层。平坦化层包括第一材料，第一材料与栅极材料层的第二材料和介电层的第三材料不同。该方法包括实施蚀刻工艺以去除平坦化层和栅极材料层的第一上部以在沟槽中形成栅极。本发明的实施例还涉及形成具有栅极的半导体器件结构的方法。

公开(公告)号：CN105405888A

公开(公告)日：2016-03-16

申请号：CN201410817547.0

申请日：2014-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建颖 ,  程潼文 ,  张哲诚 ,  巫柏奇 ,  林志忠 ,  林志翰

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/0638 ,  H01L21/823431 ,  H01L21/823437 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848

Abstract: 本发明提供一种半导体结构，包括：具有中心部分和边缘部分的衬底；位于衬底上方的隔离层；部分地设置在隔离层中且具有顶面和侧壁表面的半导体鳍；设置在衬底的边缘部分处的、覆盖半导体鳍的顶面的一部分和侧壁表面的一部分的第一栅极；以及设置在衬底的中心部分处的、覆盖半导体鳍的顶面的一部分和侧壁表面的一部分的第二栅极。第一栅极的接近隔离层的下部宽度小于第一栅极的接近半导体鳍的顶面的上部宽度。本发明还提供了一种在衬底上制造该半导体结构的方法以及一种FinFET器件。

公开(公告)号：CN113053819A

公开(公告)日：2021-06-29

申请号：CN202110156114.5

申请日：2021-02-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游承谚 ,  巫柏奇 ,  赖岳军

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 一种制造半导体装置的方法及其装置，在一种制造包括Fin FET的半导体装置的方法中，在基板上形成在第一方向上延伸的鳍片结构。在基板上形成隔离绝缘层以使得鳍片结构的上部部分自隔离绝缘层暴露。在鳍片结构的一部分上形成在与第一方向交叉的第二方向上延伸的栅极结构。在鳍片结构的源极/漏极区域的侧壁上形成鳍片遮罩层。使鳍片结构的源极/漏极区域凹陷。在凹陷的鳍片结构上形成磊晶源极/漏极结构。在使鳍片结构的源极/漏极区域凹陷中，使用组合蚀刻及沉积制程的电浆制程在沿第二方向的横截面中形成具有圆角形状的凹槽。

公开(公告)号：CN106373875A

公开(公告)日：2017-02-01

申请号：CN201610550338.3

申请日：2016-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 巫柏奇 ,  张家玮 ,  李荣瑞 ,  张雅岚 ,  赵益承

IPC: H01L21/28 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明涉及一种用于制造半导体部件的方法，包括在衬底上形成层间介电(ILD)层，在层间介电层中形成沟槽，在沟槽中形成金属栅极，去除金属栅极的从ILD层突出的部分，使还原性气体与金属栅极反应以及去除金属栅极的顶部。

公开(公告)号：CN106169419A

公开(公告)日：2016-11-30

申请号：CN201510768135.7

申请日：2015-11-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 巫柏奇 ,  张家玮 ,  张国辉 ,  赵益承

IPC: H01L21/28 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66553 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/78 ,  H01L21/28008 ,  H01L29/4236 ,  H01L29/66477

Abstract: 提供了半导体器件结构的结构和形成方法。半导体器件结构包括位于半导体衬底上方的栅极堆叠件和位于栅极堆叠件上方的覆盖元件。覆盖元件具有上部和下部，并且上部比下部更宽。半导体器件结构还包括位于覆盖元件的侧壁和栅极堆叠件的侧壁上方的间隔元件。本发明实施例涉及半导体器件结构的结构和形成方法。

公开(公告)号：CN106024885A

公开(公告)日：2016-10-12

申请号：CN201610168040.6

申请日：2016-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赵益承 ,  张家玮 ,  巫柏奇 ,  李荣瑞

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明提供了一种鳍式场效应器件结构及其形成方法。FinFET器件结构包括衬底，以及衬底包括第一区和第二区。FinFET器件结构包括形成在衬底上的隔离结构和形成在第一区上的第一鳍结构。FinFET器件结构也包括形成在第二区上的第二鳍结构，以及第一鳍结构的数目大于第二鳍结构的数目。第一鳍结构具有第一高度，第二鳍结构具有第二高度，以及第一高度和第二高度之间的间隙保持在从约0.4nm至约4nm的范围内。

公开(公告)号：CN105529270A

公开(公告)日：2016-04-27

申请号：CN201510674125.7

申请日：2015-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 方文翰 ,  巫柏奇

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/7856 ,  H01L21/02071 ,  H01L21/28185 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/32137 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/16 ,  H01L29/401 ,  H01L29/42372 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/7853 ,  H01L29/7854 ,  H01L29/42356 ,  H01L29/785

Abstract: 方法包括在电介质中形成开口以呈现突出的半导体鳍，在突出的半导体鳍的侧壁和顶面上形成栅极电介质，以及在栅极电介质上方形成导电扩散阻挡层。导电扩散阻挡层延伸至开口内。该方法还包括形成位于导电扩散阻挡层上方并且延伸至开口内的硅层，以及对硅层实施干蚀刻以去除硅层的水平部分和垂直部分。在干蚀刻之后，形成位于导电扩散阻挡层上方并且延伸至开口内的导电层。本发明的实施例还涉及具有硅侧壁间隔件的金属栅极。