公开(公告)号：CN112864242A

公开(公告)日：2021-05-28

申请号：CN202011644679.X

申请日：2020-12-30

Applicant: 南方科技大学

Inventor： 蒋洋 ,  于洪宇 ,  汪青 ,  郑韦志 ,  乔泽鹏 ,  范梦雅

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06

Abstract: 本发明实施例公开了一种GaN器件及其制备方法。该GaN器件包括衬底以及依次层叠于所述衬底上的缓冲层、外延层和金属电极层，外延层包括依次层叠于衬底上的GaN沟道层、AlN层和势垒层，金属电极层包括源漏金属层，其中，源漏金属层包括朝向衬底一侧延伸至外延层内的凸起结构，将金属电极层中的源极和漏极都与外延层接触，形成欧姆接触电极的机理，并且在源极和漏极金属电极层设置朝向衬底一侧延伸至外延层内的凸起结构，增大金属电极层与外延层的接触面积，减小欧姆接触电阻，从而降低GaN器件的导通电阻，通过源漏电极区域的刻蚀，实现了低温欧姆接触工艺，提高了GaN器件的整体可靠性。

公开(公告)号：CN111554735A

公开(公告)日：2020-08-18

申请号：CN202010396763.8

申请日：2020-05-12

Applicant: 南方科技大学

Inventor： 陈建国 ,  于洪宇 ,  曾凡明 ,  汪青

IPC: H01L29/40

Abstract: 本发明实施例公开了一种半导体器件场板的制作方法，包括：在半导体外延片表面形成第一介质层；在所述第一介质层上形成暴露所述半导体外延片表面的第一定位孔；在所述第一介质层表面以及被所述第一定位孔暴露的半导体外延片表面形成第二介质层；在所述第一定位孔内的第二介质层上形成暴露所述半导体外延片表面的第二定位孔；在第二介质层表面以及所述第一定位孔和所述第二定位孔处形成场板结构。本发明实施例通过先形成第一定位孔，再形成第二介质层和第二定位孔，使得最终形成的场板结构具有弧形结构的边缘，从而使得场板边缘电场不易于局部集中，半导体器件不易于被击穿，提高了半导体器件的可靠性。

公开(公告)号：CN111484324A

公开(公告)日：2020-08-04

申请号：CN202010158020.7

申请日：2020-03-09

Applicant: 南方科技大学

Inventor： 张蕾 ,  郭瑞 ,  庄后荣 ,  于洪宇 ,  曾俊 ,  王宏兆

IPC: C04B35/468 ,  C04B35/632 ,  C04B35/634 ,  C04B35/626 ,  C04B35/622 ,  B28B1/29 ,  H01G4/12

Abstract: 本发明属于陶瓷电容器技术领域，尤其涉及一种水基陶瓷浆料、陶瓷薄膜的制备方法和片式多层陶瓷电容器。本发明提供的水基陶瓷浆料，包括具有特定重量份配比的钛酸钡粉体、聚羧酸盐、聚丙烯酸酯、邻苯二甲酸酯、消泡剂和水，其中，以水为溶剂，以聚羧酸盐为分散剂，以聚丙烯酸酯为粘结剂，以邻苯二甲酸酯为增塑剂，上述各组分间协同作用，赋予了水基陶瓷浆料良好的流变性能，使得由该水基陶瓷浆料经流延形成的陶瓷薄膜表面平整致密，机械性能好，不容易出现裂纹等表面缺陷，大大提升了陶瓷膜层的质量。

公开(公告)号：CN111244165A

公开(公告)日：2020-06-05

申请号：CN202010042884.2

申请日：2020-01-15

Applicant: 南方科技大学

Inventor： 周广楠 ,  于洪宇 ,  夏光睿

IPC: H01L29/423 ,  H01L29/778 ,  H01L29/20

Abstract: 本发明实施例公开了一种栅极结构的制备方法以及栅极结构，其中栅极结构的制备方法包括：提供外延片，外延片包括衬底层、缓冲层、沟道层、势垒层和P型栅层；于P型栅层上形成栅极掩膜并刻蚀未被所述栅极掩膜覆盖的P型栅层，漏出势垒层；于漏出的势垒层上进行二次外延生长。通过较薄的势垒层来增加阈值电压，在沟道区域刻蚀P型栅层过后的势垒层表面上选择性二次外延生长新的AlGaN来降低导通电阻和增加饱和电流，可以保证器件有高阈值电压同时，有效的降低导通电阻。

公开(公告)号：CN111030628A

公开(公告)日：2020-04-17

申请号：CN201911166647.0

申请日：2019-11-25

Applicant: 南方科技大学

Inventor： 于洪宇 ,  王亮 ,  张一 ,  汪青 ,  唐楚滢

IPC: H03H3/02 ,  H03H9/02 ,  H03H9/17

Abstract: 本发明实施例公开了一种体声波谐振器的制备方法，该方法包括：提供压电衬底，在压电衬底上进行离子注入形成具有缺陷层连接的第一衬底和第二衬底；在第一衬底上形成金属电极，并图形化金属电极形成底部电极；将具有底部电极的压电衬底一表面键合到带有预置空腔的支撑衬底上，底部电极均位于空腔内；剥离压电衬底的第二衬底；减薄第一衬底至所需厚度；于远离底部电极的第一衬底一面上形成顶部电极。克服了常规工艺中在形成底部空腔过程中对谐振器结构产生不良影响的问题和常规工艺中金属与支撑衬底键合困难的问题，降低工艺容错度，减少工艺步骤和工艺成本，保证器件工作特性。

公开(公告)号：CN110504301A

公开(公告)日：2019-11-26

申请号：CN201910849437.5

申请日：2019-09-09

Applicant: 南方科技大学

Inventor： 何佳琦 ,  汪青 ,  于洪宇

IPC: H01L29/10 ,  H01L21/335 ,  H01L29/778 ,  H01L29/06 ,  H01L29/20

Abstract: 本发明公开了一种III族氮化物晶体管外延结构。该III族氮化物晶体管外延结构包括衬底以及依次叠层在所述衬底上的成核层，缓冲层，沟道层和势垒层；所述衬底包括多个凹槽结构和位于所述凹槽结构之间的生长窗口；所述成核层位于所述衬底的所述生长窗口；所述缓冲层包括形成在合并区的沿所述生长窗口指向与其相邻的所述凹槽结构的方向外延生长的半极性Ⅲ族氮化物和形成在窗口区的沿与所述衬底所在平面垂直的方向外延生长的所述半极性Ⅲ族氮化物；所述沟道层和所述势垒层均为半极性Ⅲ族氮化物，所述合并区和所述窗口区均延伸到所述沟道层和所述势垒层。该III族氮化物晶体管外延结构有助于实现制备高电子迁移率、低横向漏电的增强型HEMT器件。

公开(公告)号：CN109786442A

公开(公告)日：2019-05-21

申请号：CN201910088135.0

申请日：2019-01-29

Applicant: 南方科技大学

Inventor： 于洪宇 ,  曾凡明

IPC: H01L29/06 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明实施例公开了一种高电子迁移率晶体管及其制作方法。其中高电子迁移率晶体管包括衬底；设置于衬底一侧依次层叠的应力缓冲层和外延层；设置于外延层背离衬底一侧的源极、漏极以及p型栅极层；设置于p型栅极层背离衬底一侧依次层叠的p型表面盖层、n型表面盖层以及栅极；其中，p型表面盖层中掺杂物的掺杂浓度小于p型栅极层中掺杂物的掺杂浓度。本发明实施例的技术方案，有效提高器件的栅极开启电压、栅极耐击穿电压、栅极输入电压摆幅以及栅极输入阻抗，使得器件的稳定性和可靠性得以改善。

公开(公告)号：CN107619285A

公开(公告)日：2018-01-23

申请号：CN201710885041.7

申请日：2017-09-26

Applicant: 南方科技大学

Inventor： 周智辉 ,  张蕾 ,  于洪宇 ,  何恺 ,  王敏君 ,  王永欣 ,  黄皓 ,  陈朗

IPC: C04B35/626 ,  C04B35/10 ,  C04B35/468

Abstract: 本发明涉及电子元件加工技术领域，具体提供一种叠层片式电子元器件流延浆料及其制备方法。所述叠层片式电子元器件流延浆料，按所述流延浆料原料质量为100％计，包括如下组分：陶瓷粉体50％～60％；分散剂0.5％～1.5％；溶剂25％～35％；粘结剂5％～10％；增塑剂1％～4％；增溶剂0.1％～0.8％；其中，所述溶剂为乙醇。该流延浆料的陶瓷粉体分散性良好，减少了废液废气的处理费用，减少对人员伤害；烘干速度快，减少烘干等待时间，降低烘干所需温度，降低了生产成本并且缩短生产时间。

公开(公告)号：CN118316285A

公开(公告)日：2024-07-09

申请号：CN202410615758.X

申请日：2024-05-17

Applicant: 南方科技大学

Inventor： 高源 ,  于洪宇 ,  蒋苓利

IPC: H02M1/08 ,  H03K17/687 ,  H02M3/158

Abstract: 本申请公开了一种GaN HEMT功率器件的驱动电路及开关电源电路，应用于电力电子技术领域，用以解决现有技术中存在的GaN HEMT功率器件的驱动电路较为复杂的问题。具体包括：由第一开关模块、感性储能模块、至少一个正端容性储能模块、至少一个负端容性储能模块和控制器构成的电压变换电路、至少一个第一驱动模块和至少一个第二驱动模块。这样，通过控制第一开关模块在第一状态或第二状态切换工作，可以实现通过同一个电压变换电路同时产生负压和正压，以实现同时为驱动外部开关管的第一驱动模块以及驱动GaN HEMT功率器件的第二驱动模块供电，无需额外设置线性稳压器，简化电路设置，提升了驱动电路的效率。

公开(公告)号：CN117766580A

公开(公告)日：2024-03-26

申请号：CN202311604037.0

申请日：2023-11-28

Applicant: 南方科技大学

Inventor： 于洪宇 ,  杜方洲 ,  汪青 ,  文康尧 ,  蒋洋 ,  唐楚滢 ,  张一 ,  邓宸凯

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

Abstract: 本发明涉及一种GaN基反相器，所述GaN基反相器包括外延基底，所述外延基底上开设有沟道隔离槽，所述沟道隔离槽两侧分别设置有E‑mode器件和D‑mode器件，所述E‑mode器件和D‑mode器件之间通过金属连线相连；本发明在D‑mode HEMT器件上应用相同CTL介质层，实现对D‑mode阈值电压的调控，进而影响D‑mode器件的导通电阻，以调控E/D‑mode器件在即将导通和导通状态下的电阻比例，优化反相器的输出摆幅和增益特性；通过调整GaN D‑mode器件阈值电压，优化反相器的输出摆幅和增益特性，最大限度提升了GaN基反相器的工作性能。