-
公开(公告)号：CN112885893A
公开(公告)日：2021-06-01
申请号：CN202110125086.0
申请日：2021-01-29
Applicant: 南方科技大学
IPC: H01L29/06 , H01L29/24 , H01L29/778 , H01L21/335 , H01L21/02
Abstract: 本发明提供一种氧化镓晶体管及其制备方法，述氧化镓晶体管包括由衬底依次连接的Ga2O3层以及(AlxGa1‑x)2O3层，所述(AlxGa1‑x)2O3层内部掺杂有掺杂元素，0＜x＜1。所述氧化镓晶体管在不增大杂质电离散射的情况下，其载流子迁移率显著增大，载流子浓度大幅提高，同时二维电子气浓度增大，器件的电流密度得到提高。
-
公开(公告)号：CN109920857A
公开(公告)日：2019-06-21
申请号：CN201910209930.0
申请日：2019-03-19
Applicant: 南方科技大学
IPC: H01L29/872 , H01L21/329 , H01L29/06
Abstract: 本发明公开了一种肖特基二极管及其制备方法。所述肖特基二极管包括：氧化镓衬底；位于所述氧化镓衬底上的氧化镓外延层，其中，所述氧化镓外延层远离所述氧化镓衬底的一侧设置有多个沟槽；位于所述多个沟槽内的多个p型材料结构；覆盖所述p型材料结构及所述氧化镓外延层的第一电极；位于所述氧化镓衬底远离所述氧化镓外延层一侧的第二电极。在p型材料结构与氧化镓外延层之间形成异质PN结结构，从而解决了氧化镓材料由于很难形成p型掺杂材料而用于制作高性能的肖特基二极管时伴随的高技术难度以及高成本的问题，同时制作的肖特基二极管在高电压大电流情况下具有较低的开启电压，且具有较高的反向击穿电压，提高了肖特基二极管工作的稳定性。
-
公开(公告)号：CN109873038A
公开(公告)日：2019-06-11
申请号：CN201910207646.X
申请日：2019-03-19
Applicant: 南方科技大学
IPC: H01L29/812 , H01L21/34
Abstract: 本发明公开了一种场效应晶体管及其制备方法。所述场效应晶体管包括：氧化镓衬底；位于所述氧化镓衬底上的p型材料层和钝化层；位于所述p型材料层两侧的漏极电极和源极电极；位于所述p型材料层上的栅极电极。因氧化镓衬底与p型材料层材料功函数的差别，p型材料层可将其底部的电子耗尽，以形成常关型器件从而解决了现有的氧化镓材料由于很难实现p型掺杂而用于制作半导体器件时伴随的高技术难度和高成本的问题，且氧化镓材料具有优异的半导体特性，制作的半导体器件可适用于多种特殊的领域，如高压电力电子等，扩展了半导体器件的使用范围。
-
公开(公告)号：CN109786441A
公开(公告)日：2019-05-21
申请号：CN201910085962.4
申请日：2019-01-29
Applicant: 南方科技大学
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本发明实施例公开了一种高电子迁移率晶体管及其制作方法。其中高电子迁移率晶体管包括衬底；设置于衬底一侧依次层叠的应力缓冲层和外延层；设置于外延层背离衬底一侧的源极、漏极以及p型栅极层；设置于p型栅极层背离衬底一侧依次层叠的p型表面盖层以及栅极；其中，p型表面盖层中掺杂物的掺杂浓度渐变或阶跃跳变，且最大掺杂浓度小于p型栅极层中掺杂物的掺杂浓度。本发明实施例的技术方案，有效提高器件的栅极开启电压、栅极耐击穿电压、栅极输入电压摆幅以及栅极输入阻抗，使得器件的稳定性和可靠性得以改善。
-
公开(公告)号：CN111554735A
公开(公告)日：2020-08-18
申请号：CN202010396763.8
申请日：2020-05-12
Applicant: 南方科技大学
IPC: H01L29/40
Abstract: 本发明实施例公开了一种半导体器件场板的制作方法，包括：在半导体外延片表面形成第一介质层；在所述第一介质层上形成暴露所述半导体外延片表面的第一定位孔；在所述第一介质层表面以及被所述第一定位孔暴露的半导体外延片表面形成第二介质层；在所述第一定位孔内的第二介质层上形成暴露所述半导体外延片表面的第二定位孔；在第二介质层表面以及所述第一定位孔和所述第二定位孔处形成场板结构。本发明实施例通过先形成第一定位孔，再形成第二介质层和第二定位孔，使得最终形成的场板结构具有弧形结构的边缘，从而使得场板边缘电场不易于局部集中，半导体器件不易于被击穿，提高了半导体器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN109786442A
公开(公告)日：2019-05-21
申请号：CN201910088135.0
申请日：2019-01-29
Applicant: 南方科技大学
IPC: H01L29/06 , H01L29/778 , H01L21/335
Abstract: 本发明实施例公开了一种高电子迁移率晶体管及其制作方法。其中高电子迁移率晶体管包括衬底；设置于衬底一侧依次层叠的应力缓冲层和外延层；设置于外延层背离衬底一侧的源极、漏极以及p型栅极层；设置于p型栅极层背离衬底一侧依次层叠的p型表面盖层、n型表面盖层以及栅极；其中，p型表面盖层中掺杂物的掺杂浓度小于p型栅极层中掺杂物的掺杂浓度。本发明实施例的技术方案，有效提高器件的栅极开启电压、栅极耐击穿电压、栅极输入电压摆幅以及栅极输入阻抗，使得器件的稳定性和可靠性得以改善。
-
公开(公告)号：CN112054056A
公开(公告)日：2020-12-08
申请号：CN202010929206.8
申请日：2020-09-07
Applicant: 南方科技大学
IPC: H01L29/778 , H01L21/335 , H01L29/20 , H01L29/06 , H01L27/02
Abstract: 本发明实施例公开了一种具有栅极静电防护结构的高电子迁移率晶体管及制作方法。其中具有栅极静电防护结构的高电子迁移率晶体管包括衬底；设置于衬底一侧依次层叠的应力缓冲层和外延层；设置于外延层背离衬底一侧的源极、漏极以及p型栅极层；p型栅极层包括第一区域和第二区域，第一区域背离衬底一侧依次层叠设置有p型表面盖层以及栅极，第二区域背离衬底一侧依次层叠设置有p型表面盖层以及阴极，第二区域背离衬底一侧还设置有与p型栅极层直接接触的阳极；阳极与源极电连接，阴极与栅极电连接。本发明实施例的技术方案，有效提高器件栅极静电放电防护能力，优化器件的电学可靠性。
-
公开(公告)号：CN110690284A
公开(公告)日：2020-01-14
申请号：CN201911133631.X
申请日：2019-11-19
Applicant: 南方科技大学
IPC: H01L29/778 , H01L21/335
Abstract: 本发明实施例公开了一种氮化镓基场效应晶体管及其制备方法，其中氮化镓基场效应晶体管结构包括：衬底、缓冲层、背势垒层、沟道层、势垒层、p型栅层和钝化层；与p型栅层接触的栅极，以及与势垒层接触的源极和漏极，其中，栅极位于第一区域，源极和漏极位于第二区域，p型栅层在第二区域的膜层中的p型掺杂剂未激活。显著改善了栅极刻蚀工艺，解决传统工艺中p型材料必须完全去除的问题，使得刻蚀的容错率更低，适合于大批量生产，这种技术方法增加了栅极刻蚀的工艺窗口宽度，不受刻蚀工艺精度限制，使得栅极刻蚀可控性高，重复性好。
-
公开(公告)号：CN112054056B
公开(公告)日：2023-03-10
申请号：CN202010929206.8
申请日：2020-09-07
Applicant: 南方科技大学
IPC: H01L29/778 , H01L21/335 , H01L29/20 , H01L29/06 , H01L27/02
Abstract: 本发明实施例公开了一种具有栅极静电防护结构的高电子迁移率晶体管及制作方法。其中具有栅极静电防护结构的高电子迁移率晶体管包括衬底；设置于衬底一侧依次层叠的应力缓冲层和外延层；设置于外延层背离衬底一侧的源极、漏极以及p型栅极层；p型栅极层包括第一区域和第二区域，第一区域背离衬底一侧依次层叠设置有p型表面盖层以及栅极，第二区域背离衬底一侧依次层叠设置有p型表面盖层以及阴极，第二区域背离衬底一侧还设置有与p型栅极层直接接触的阳极；阳极与源极电连接，阴极与栅极电连接。本发明实施例的技术方案，有效提高器件栅极静电放电防护能力，优化器件的电学可靠性。
-
公开(公告)号：CN109873038B
公开(公告)日：2020-12-08
申请号：CN201910207646.X
申请日：2019-03-19
Applicant: 南方科技大学
IPC: H01L29/812 , H01L21/34
Abstract: 本发明公开了一种场效应晶体管及其制备方法。所述场效应晶体管包括：氧化镓衬底；位于所述氧化镓衬底上的p型材料层和钝化层；位于所述p型材料层两侧的漏极电极和源极电极；位于所述p型材料层上的栅极电极。因氧化镓衬底与p型材料层材料功函数的差别，p型材料层可将其底部的电子耗尽，以形成常关型器件从而解决了现有的氧化镓材料由于很难实现p型掺杂而用于制作半导体器件时伴随的高技术难度和高成本的问题，且氧化镓材料具有优异的半导体特性，制作的半导体器件可适用于多种特殊的领域，如高压电力电子等，扩展了半导体器件的使用范围。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.017 seconds)
