-
公开(公告)号：CN115831172A
公开(公告)日：2023-03-21
申请号：CN202211394121.X
申请日：2022-11-08
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种抗辐射加固的RRAM灵敏放大器电路，包括线性稳压电路、可调电流镜电路、可调电阻电路、比较器电路、反相器电路、锁存器电路和抗辐射加固版图结构。所述线性稳压电路向存储单元位线提供稳定的读电压，并添加限幅二极管对位线电压进行限幅；所述可调电流镜电路用于调整读电流的放大倍数；所述可调电阻电路用于电流电压转换，并调整放大电压倍数；所述锁存器电路对输入电压进行锁存并输出最终数字信号；所述抗辐射加固版图结构采用环形栅和加固的保护环。本发明设计的RRAM灵敏放大器电路负载范围大，读取速度快，具有很强的抗单粒子、总剂量辐射能力，版图布局易实现。
-
公开(公告)号：CN114613400A
公开(公告)日：2022-06-10
申请号：CN202210227460.2
申请日：2022-03-08
Applicant: 北京航空航天大学 , 北京微电子技术研究所
IPC: G11C11/16
Abstract: 本发明提供了一种抗辐射磁性存储单元、存储器及设备，所述单元包括第一开关元件、第一隔离单元、第二开关元件、第二隔离单元和磁性存储器；所述磁性存储器包括自旋轨道矩层及设于所述自旋轨道矩层上的磁隧道结；所述第一开关元件与所述自旋轨道矩层的写入信号输入端和存储阵列位线分别连接，所述第一隔离单元与所述自旋轨道矩层的写入信号输出端和存储阵列源线分别连接；所述第二开关元件的一端通过所述第二隔离单元与所述磁隧道结的顶端连接，另一端与所述存储阵列位线连接，所述第二隔离单元为导通状态，本发明可提高磁性存储器件的抗辐射性能和可靠性。
-
公开(公告)号：CN111487472A
公开(公告)日：2020-08-04
申请号：CN202010247272.7
申请日：2020-03-31
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种测量单粒子瞬态脉冲宽度的电路结构，包括控制电路、衰减单元、延迟单元、驱动Buffer、计数电路。所述的控制电路用于单粒子瞬态脉冲到来后控制此脉冲传输到由此电路和衰减单元、延迟单元、驱动buffer构成的循环结构中。所述的衰减单元用于减小脉冲宽度，延迟单元用于使循环结构的延时宽度大于脉冲宽度。计数电路利用寄存器和加法器实现对脉冲在循环结构中循环的次数的计数，寄存器的时钟信号由脉冲提供不需额外提供，单粒子瞬态脉冲宽度的测量结果是每次循环衰减的量乘以循环的次数。本发明实现的电路结构，可测范围大，测量精度高。
-
公开(公告)号：CN107085178B
公开(公告)日：2020-01-14
申请号：CN201710104221.7
申请日：2017-02-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Inventor： 赵元富 , 于春青 , 蔡一茂 , 范隆 , 郑宏超 , 陈茂鑫 , 岳素格 , 王亮 , 李建成 , 王煌伟 , 杜守刚 , 李哲 , 毕潇 , 姜柯 , 赵旭 , 穆里隆 , 关龙舟 , 李继华 , 简贵胄 , 初飞 , 喻贤坤 , 庄伟 , 刘亚丽 , 祝长民 , 王思聪 , 李月
IPC: G01R31/311 , G01J11/00
Abstract: 一种获取器件功能模块单粒子本征错误截面的方法，首先对器件功能模块进行划分，然后直接利用脉冲激光试验获取结构规则功能模块的本征错误截面，编制测试程序，获取每种测试程序下器件的应用错误截面以及各个功能模块的占空因子，根据各种测试程序下器件的应用错误截面公式进行方程组联立求解，得到各个结构不规则功能模块的本征错误截面。本发明方法能够获取集成电路中所有功能模块的本征错误截面，以直观反应每个功能模块的单粒子敏感性。
-
公开(公告)号：CN106712765A
公开(公告)日：2017-05-24
申请号：CN201611029545.0
申请日：2016-11-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0185
CPC classification number: H03K19/018521
Abstract: 本发明涉及一种基于CMOS工艺的PECL发送器接口电路。该接口电路主要由两个互补的输出支路构成，每个支路含有一个开关管控制的电流漏和一个常通电流漏，两个支路共用一个偏置电路。所述常通电流漏用于产生输出低电平电流；所述开关电流漏与常通电流漏一起产生输出高电平电流；所述偏置电路用于与开关控制电流漏和常通电流漏形成电流镜结构，提供其所需电流。本发明能够能准确产生符合PECL电平标准的输出高低电平，具有结构简单、实现方便、与主流CMOS工艺兼容等优点。
-
Patent Agency Ranking
公开(公告)号：CN103888099B
公开(公告)日：2016-07-06
申请号：CN201310577100.6
申请日：2013-11-18
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03H11/04
Abstract: 本发明涉及一种抗单粒子瞬态冗余滤波器电路，由延迟单元、双输入反相器和冗余单元组成，其中延迟单元采用反相器链或电阻电容等结构，实现对输入信号的延迟；双输入反相器单元可根据输入两路信号的异同性做出相应输出；冗余单元有两种不同的实现方式，第一种为反相器结构，其输入为延迟单元输出；第二种为与主路相同的电路结构，其输入为输入信号以及延迟单元的输出，提供不受主路干扰的冗余信号；本发明冗余滤波器电路可以彻底消除发生于输入信号上的脉冲宽度小于缓冲器内部设定的延迟时间的单粒子瞬态脉冲以及发生于冗余滤波器内部的单粒子脉冲瞬态脉冲，有效的保护例如时钟、复位、数据等关键信号，具有良好的单粒子瞬态免疫功能，以较小的电路开销实现抑制单粒子瞬态脉冲产生和传播。
-
公开(公告)号：CN105574270A
公开(公告)日：2016-05-11
申请号：CN201510945564.7
申请日：2015-12-16
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5072
Abstract: 本发明公开了一种抗单粒子加固电路单元布局布线方法，首先按照单粒子敏感节点的分离要求，对抗单粒子加固电路进行原理图模块拆分，对各个底层原理图模块进行版图设计，然后在保证敏感节点之间分离距离满足抗单粒子加固要求的前提下进行布局，单元布局完成之后基于敏感节点分离的布局版图和通过检查的各模块的连线关系进行版图布线，经版图设计规则验证、版图与原理图一致性验证后，完成抗单粒子加固电路单元的布局布线。本发明解决了抗单粒子加固电路在版图实现过程中的困难，提高了抗单粒子加固单元电路版图设计的可靠性和效率。
-
公开(公告)号：CN120049871A
公开(公告)日：2025-05-27
申请号：CN202510072553.6
申请日：2025-01-17
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K17/22 , H03K17/284 , H03K17/687
Abstract: 本发明属于电子电路领域，具体涉及了一种延时可调的低功耗的上电复位电路，旨在解决现有的上电复位电路的面积开销较大，且RC延时结构实现毫秒级以上的延时较为困难的问题。本发明包括：阈值产生电路的输入端接电源电压，阈值产生电路的输出端连接施密特触发器的输入端；施密特触发器的输出端连接延时电路的第一输入端，延时电路的第二输入端连接外部时钟信号，延时电路的输出端向外部输出上电复位信号；阈值产生电路用于跟踪监测电源电压的变化，并在电源电压超过设定阈值后产生上电信号；施密特触发器电路用于对上电信号实现翻转阈值的调控并输出调控后的上电信号；延时电路用于实现对上电信号的延迟。本发明实现了对上电信号的延时调节。
-
公开(公告)号：CN119067037A
公开(公告)日：2024-12-03
申请号：CN202411293619.6
申请日：2024-09-14
Applicant: 北京卓芯半导体科技有限公司 , 北京微电子技术研究所
IPC: G06F30/367
Abstract: 本发明公开了一种电路中的电迁移检查方法。本发明步骤：1、提前准备EM rule文件；2、在仿真中，将选定电路中每个节点的电流值进行存储以备后用；通过每个节点处的电流值，知道相邻两个节点间的金属导线的电流值；3、在仿真后，读取程序获取准备的EM rule文件，从文件中读取金属连线和通孔相关信息，包括最大、最小和平均电流密度信息，电流密度和温度、宽度的关系，以及每个通孔的最大电流，然后获取节点的电流值；计算每层金属连线的EM效应允许的最小宽度和通孔的最小个数；4、在LVS自带的版图识别文件中，添加识别信息，去抽取金属连线的长度、宽度和通孔个数。本发明在设计版图的过程中便能够同时进行EM检查，大大的节省设计风险和时间。
-
公开(公告)号：CN118748028A
公开(公告)日：2024-10-08
申请号：CN202410770393.8
申请日：2024-06-14
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: G11C11/16
Abstract: 本发明涉及一种高可靠实时自中断STT‑MRAM写电路，由写电流通路和实时自中断写电流控制等模块组成。本发明所述的写电路适用于2T2MTJ存储单元结构，即采用2个Transistor和2个MTJ记录1bit数据；写电流通路由存储单元和外围电路组成，其中外围电路采用双电流镜结构，缓解STT写操作的电流、时间不对称问题；实时自中断写电流控制模块在确保写正确率、不启动读电路的情况下，缩短具体单元的写时间、降低写功耗，大大提高了存储单元的数据保持能力和使用寿命。本发明具有数据存储高可靠、写操作高效率、存储单元长寿命等优点，可作为高可靠、长寿命STT‑MRAM写电路设计的解决方案。
-
-
-
-
-
-
-
-
-
Search Results
139
records
(took 0.09 seconds)
