-
公开(公告)号：CN119067037A
公开(公告)日：2024-12-03
申请号：CN202411293619.6
申请日：2024-09-14
Applicant: 北京卓芯半导体科技有限公司 , 北京微电子技术研究所
IPC: G06F30/367
Abstract: 本发明公开了一种电路中的电迁移检查方法。本发明步骤：1、提前准备EM rule文件；2、在仿真中，将选定电路中每个节点的电流值进行存储以备后用；通过每个节点处的电流值，知道相邻两个节点间的金属导线的电流值；3、在仿真后，读取程序获取准备的EM rule文件，从文件中读取金属连线和通孔相关信息，包括最大、最小和平均电流密度信息，电流密度和温度、宽度的关系，以及每个通孔的最大电流，然后获取节点的电流值；计算每层金属连线的EM效应允许的最小宽度和通孔的最小个数；4、在LVS自带的版图识别文件中，添加识别信息，去抽取金属连线的长度、宽度和通孔个数。本发明在设计版图的过程中便能够同时进行EM检查，大大的节省设计风险和时间。
-
公开(公告)号：CN119623389A
公开(公告)日：2025-03-14
申请号：CN202411705241.6
申请日：2024-11-26
Applicant: 北京卓芯半导体科技有限公司 , 北京微电子技术研究所
IPC: G06F30/367 , G06F119/02
Abstract: 本发明公开了一种针对芯片失效的后端分析方法。本发明包括：步骤1：当失效芯片上的某个器件通过SPICE仿真已经确定为芯片失效关键器件后，使用FIB或者SEM设备的纳米探针对该关键器件进行隔离或者在该关键器件的端点处添加一个新器件用于后续分析。步骤2、添加新器件后，对应的阈值电压或者别的性能和期望的一样，则直接测试连接新器件后的芯片，若芯片工作符合预期，则说明就是该器件造成的芯片失效，下一版生产中修正即可。本发明不仅在仿真中验证了预估原因，同时通过硬件测试验证了预估原因，再次生产后，芯片成功的几率为99％。节省了3个月和巨大的资金花费。
-
公开(公告)号：CN116992801A
公开(公告)日：2023-11-03
申请号：CN202211093426.7
申请日：2022-09-06
Applicant: 杭州电子科技大学 , 北京微电子技术研究所 , 北京卓芯半导体科技有限公司
IPC: G06F30/3308 , G06F119/04
Abstract: 本发明公开了一种考虑TDDB效应的电路评估方法。本发明包括如下步骤：1、首先进行电路仿真，得到该仿真时间段内电路的电压波形；然后根据该波形计算TDDB效应造成电路失效的时间，并将该失效时间转换为退化指标；2、判断步骤1中得到的退化指标是否小于1，若小于1则说明该电路的裕量过小，需重新设计；若大于等于1，说明该电路在TDDB效应的影响下仍可以在设计的裕量下正常工作，未超出预期。本发明基于电压实时波形计算TDDB效应引起的退化，将其转化为退化指标来评估电路性能，具有灵活性、高可靠性以及易于实现的优点，能够在电路超出预期失效时间前准确地给出提示信号，更好地评估TDDB效应对电路性能的影响，有利于在设计阶段加强电路的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN119067053A
公开(公告)日：2024-12-03
申请号：CN202411293616.2
申请日：2024-09-14
Applicant: 北京卓芯半导体科技有限公司 , 北京微电子技术研究所
IPC: G06F30/392 , G06F119/08 , G06F113/18
Abstract: 本发明公开了一种基于热分析的电路设计规则检查的方法。本发明将温度层和电路层放在一个版图中，便于直接进行关于热的DRC检查。本发明包括如下步骤：步骤1、确认热模拟工具的输入，得出热分布数据；步骤2、设计基于热分析的电路规则的，将温度、温度变化率、分差信息转化为温度层，将温度层和电路层一起保存在一个布局识别的文件，便于直接进行关于热的DRC检查。本发明不仅在布局阶段提出了一种对电路版图进行温度相关检查的方法，同时将该方法和传统的DRC流程融合在一起，设计人员能够迅速上手，同时也没有增加额外的检查流程。
-
公开(公告)号：CN116976065A
公开(公告)日：2023-10-31
申请号：CN202211084330.4
申请日：2022-09-06
Applicant: 杭州电子科技大学 , 北京微电子技术研究所 , 北京卓芯半导体科技有限公司
IPC: G06F30/20 , G06F119/04 , G06F111/08
Abstract: 本发明公开了一种器件老化敏感点分析方法。本发明按照电路设计自带的模块层次依次对电路中的每个模块层次中的器件进行老化分析。即对电路中随机一个模块层次中的器件进行老化仿真时，其余模块层次中的器件重置为零，便于对当前模块层次中器件的老化分析。电路网仿真结束后，比较每个模块层次的电路网的老化性能衰退指标与老化性能衰退指标阈值的大小。如果当前模块层次的电路网的老化性能衰退指标大于老化性能衰退指标阈值，则对当前模块层次的电路网中下一层级的M个电路网表进行老化仿真，直到最低层级的器件为止。本发明能够大大降低电路可靠性敏感点分析的计算量，提升电路可靠性敏感点分析的效率、速度，并且不会影响敏感点分析的精度。
-
公开(公告)号：CN116885923A
公开(公告)日：2023-10-13
申请号：CN202310866264.4
申请日：2023-07-14
Applicant: 杭州电子科技大学 , 北京卓芯半导体科技有限公司
IPC: H02M1/00 , H02M1/08 , H03K19/0175
Abstract: 本发明公开了一种高dv/dt噪声抑制的高压侧驱动电路。本发明包括脉冲产生电路、高压电平移位电路、噪声消除电路、脉冲滤波电路、RS锁存器、输出级驱动电路；脉冲产生电路产生两路低压窄脉冲信号；高压电平移位电路将输入的两路低压窄脉冲VUP和VDOWN转换为两路高压脉冲VSET和VRST；噪声消除电路用于消除由浮动电源快速变换带来的dv/dt噪声；脉冲滤波电路用于滤除由于电路不匹配而产生的微小噪声；RS锁存器将两路脉冲信号还原成与输入信号同相的方波信号；输出级驱动电路用于增强信号的功率驱动能力，驱动电路输出HO控制高侧功率开关器件的导通与关断。本发明能够有效抑制浮动电源快速变化时所造成的dv/dt噪声，提高电路的稳定性和可靠性。
-
公开(公告)号：CN119134869A
公开(公告)日：2024-12-13
申请号：CN202411250577.8
申请日：2024-09-06
Applicant: 杭州电子科技大学 , 北京卓芯半导体科技有限公司
Abstract: 本发明公开了一种用于高压半桥栅极驱动电路的高串扰抑制电路，包括高侧串扰抑制电路和低侧串扰抑制电路。本发明在传统驱动电路的基础上，通过控制MOS管的开通关断来抑制桥臂串扰，相较于传统的抑制方法，该发明不会影响功率管的开关速度，而且没有增加额外的电源，节约成本；串扰抑制电路和延时电路结构简单，抑制效果显著，避免了电路的复杂性。
-
公开(公告)号：CN116827097A
公开(公告)日：2023-09-29
申请号：CN202310866262.5
申请日：2023-07-14
Applicant: 杭州电子科技大学 , 北京卓芯半导体科技有限公司
IPC: H02M1/088 , H03K17/16 , H03K17/687 , H03K3/356
Abstract: 本发明公开了一种可抗dVS/dt噪声的高侧栅极驱动电路。本发明高压电平移位电路的输入来源于低侧脉冲边缘获取电路产生的双路窄脉冲，其输出作为电流源电路的输入，控制电流源电路是否工作；电流源电路的两路输出信号一方面作为RS触发器的输入，另一方面两路信号经过与非门和非门的逻辑转换后，产生传输门的控制信号；传输门的输入信号为RS触发器电路的输出信号，其输出信号为输出驱动电路的输入信号，反相器为输出驱动电路的一部分，输出驱动级电路通过输出驱动信号控制外部功率管的开与关。本发明抗共模噪声能力更强，且在电源电压稳定时，不影响电路的正常工作状况。本发明中无需加入额外滤波电路，电路传输延时大大降低，有效提高信号的传输效率。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.033 seconds)
