一种针对芯片失效的后端分析方法

    公开(公告)号:CN119623389A

    公开(公告)日:2025-03-14

    申请号:CN202411705241.6

    申请日:2024-11-26

    Abstract: 本发明公开了一种针对芯片失效的后端分析方法。本发明包括:步骤1:当失效芯片上的某个器件通过SPICE仿真已经确定为芯片失效关键器件后,使用FIB或者SEM设备的纳米探针对该关键器件进行隔离或者在该关键器件的端点处添加一个新器件用于后续分析。步骤2、添加新器件后,对应的阈值电压或者别的性能和期望的一样,则直接测试连接新器件后的芯片,若芯片工作符合预期,则说明就是该器件造成的芯片失效,下一版生产中修正即可。本发明不仅在仿真中验证了预估原因,同时通过硬件测试验证了预估原因,再次生产后,芯片成功的几率为99%。节省了3个月和巨大的资金花费。

    一种基于热分析的电路设计规则检查的方法

    公开(公告)号:CN119067053A

    公开(公告)日:2024-12-03

    申请号:CN202411293616.2

    申请日:2024-09-14

    Abstract: 本发明公开了一种基于热分析的电路设计规则检查的方法。本发明将温度层和电路层放在一个版图中,便于直接进行关于热的DRC检查。本发明包括如下步骤:步骤1、确认热模拟工具的输入,得出热分布数据;步骤2、设计基于热分析的电路规则的,将温度、温度变化率、分差信息转化为温度层,将温度层和电路层一起保存在一个布局识别的文件,便于直接进行关于热的DRC检查。本发明不仅在布局阶段提出了一种对电路版图进行温度相关检查的方法,同时将该方法和传统的DRC流程融合在一起,设计人员能够迅速上手,同时也没有增加额外的检查流程。

    一种电路中的电迁移检查方法
    3.
    发明公开

    公开(公告)号:CN119067037A

    公开(公告)日:2024-12-03

    申请号:CN202411293619.6

    申请日:2024-09-14

    Abstract: 本发明公开了一种电路中的电迁移检查方法。本发明步骤:1、提前准备EM rule文件;2、在仿真中,将选定电路中每个节点的电流值进行存储以备后用;通过每个节点处的电流值,知道相邻两个节点间的金属导线的电流值;3、在仿真后,读取程序获取准备的EM rule文件,从文件中读取金属连线和通孔相关信息,包括最大、最小和平均电流密度信息,电流密度和温度、宽度的关系,以及每个通孔的最大电流,然后获取节点的电流值;计算每层金属连线的EM效应允许的最小宽度和通孔的最小个数;4、在LVS自带的版图识别文件中,添加识别信息,去抽取金属连线的长度、宽度和通孔个数。本发明在设计版图的过程中便能够同时进行EM检查,大大的节省设计风险和时间。

    一种集成电路版图的设计良率确定方法及装置

    公开(公告)号:CN115859896A

    公开(公告)日:2023-03-28

    申请号:CN202211436103.3

    申请日:2022-11-16

    Abstract: 本申请提供一种集成电路版图的设计良率确定方法及装置。该方法包括:对集成电路版图每个关键层进行光学邻近效应修正,采用各个光刻仿真模型对修正数据进行光刻仿真并确定光刻热点位置,获取各个仿真轮廓上光刻热点位置对应的关键尺寸,对所有关键尺寸进行韦伯分布拟合,从累积概率分布函数上获取最小预设关键尺寸的失效概率,再结合所有光刻热点位置对应的失效概率确定修正数据的设计良率,根据各个修正数据的设计良率,确定集成电路版图的设计良率。整个方法通过光刻模型分析光刻工艺波动引起的设计良率变化,通过光刻热点统计信息,分析集成电路器件的失效概率,从而可以提前发现设计问题,进而提高晶圆生产中的制造良率,提升制程稳定性。

Patent Agency Ranking