一种低开销的抗单粒子翻转加固触发器电路结构

    公开(公告)号:CN114172492A

    公开(公告)日:2022-03-11

    申请号:CN202111404837.9

    申请日:2021-11-24

    Abstract: 本发明公开了一种低开销的抗单粒子翻转加固触发器电路结构,包括反相器电路、晶体管堆叠传输门以及低开销晶体管堆叠带置复位主从锁存器电路。所述反相器电路用于反相输入数据信号D、产生时钟信号CLKN、CLKNN以及输出Q;所述传输门用于时钟信号控制数据信号向主从锁存器中传播;所述主从锁存器电路用于保证电路在受到单粒子辐射时信号保持正确的状态,并受置复位信号控制。本发明设计的电路结构抗单粒子翻转能力强;相比于常规晶体管堆叠加固的触发器,本设计使用的堆叠晶体管更少,版图面积开销也会更小。

    一种基于CMOS工艺的PECL发送器接口电路

    公开(公告)号:CN106712765B

    公开(公告)日:2020-08-04

    申请号:CN201611029545.0

    申请日:2016-11-14

    Abstract: 本发明涉及一种基于CMOS工艺的PECL发送器接口电路。该接口电路主要由两个互补的输出支路构成,每个支路含有一个开关管控制的电流漏和一个常通电流漏,两个支路共用一个偏置电路。所述常通电流漏用于产生输出低电平电流;所述开关电流漏与常通电流漏一起产生输出高电平电流;所述偏置电路用于与开关控制电流漏和常通电流漏形成电流镜结构,提供其所需电流。本发明能够能准确产生符合PECL电平标准的输出高低电平,具有结构简单、实现方便、与主流CMOS工艺兼容等优点。

    一种基于锁相环的三模冗余抗辐射加固时钟生成电路

    公开(公告)号:CN106936426A

    公开(公告)日:2017-07-07

    申请号:CN201611244530.6

    申请日:2016-12-29

    CPC classification number: H03L7/07 H03K19/0033

    Abstract: 本发明公开了一种基于锁相环的三模冗余抗辐射加固时钟生成电路,包括锁相环、投票表决单元和数字滤波单元,锁相环有三个,三个独立的锁相环并联连接;当CK1、CK2、CK3中至少两个电平相同时,经投票表决将至少两个电平相同的信号CK传输给数字滤波单元,数字滤波单元对表决得到的信号CK进行处理,如果存在毛刺,则将毛刺滤除后输出信号;如果不存在毛刺,则直接输出信号。本发明采用的锁相环系统三模冗余结构,三个锁相环中任何一路发生异常,系统的最终输出均不会受到任何影响,对单粒子瞬态具有很强的免疫力,抗单粒子瞬态的能力优于仅对锁相环内部敏感节点加固的方式。

    一种减小输出信号下降时间的PECL发送器接口电路

    公开(公告)号:CN106656156A

    公开(公告)日:2017-05-10

    申请号:CN201611008894.4

    申请日:2016-11-14

    Abstract: 本发明涉及一种减小输出信号下降时间的PECL发送器接口电路,第一MOS管、第二MOS管和已有PECL发送器接口电路;第一MOS管的漏极连接已有PECL发送器接口电路的负输出端和第二MOS管的栅极;第一MOS管的源极连接已有PECL发送器接口电路的偏置电压端;第二MOS管的漏极连接已有PECL发送器接口电路的正输出端和第一MOS管的栅极;第二MOS管的源极连接已有PECL发送器接口电路的偏置电压端。本发明利用交叉耦合对管为输出节点等效负载电容提供了一条额外的放电通路,减小了输出信号的下降时间,能够适用于高频率场合,驱动大电容负载。

    一种抗单粒子翻转的掉电数据保持触发器电路

    公开(公告)号:CN114785323B

    公开(公告)日:2023-12-19

    申请号:CN202210345659.5

    申请日:2022-03-31

    Abstract: 本发明公开了一种抗单粒子翻转的掉电数据保持触发器电路,包括:主锁存器电路,用于根据接收到的输入数据信号D和互补时钟信号,输出两路数据信号D_SAVE_1/2;具备掉电贮存功能的从锁存器电路,用于根据接收到的两路数据信号D_SAVE_1/2、互补时钟信号和互补贮存信号,输出两路输出数据信号OUTPUT1/2;输出驱动级缓冲器,用于根据接收到的OUTPUT1或OUTPUT2,生成总输出信号Q;第一反相器,用于输出反相时钟信号CKN;第二反相器,用于输出反相贮存使能信号SAVEN。本发明降低了因单粒子翻转效应造成的电路正常工作和掉电保持状态下存储的数据和状态发生错误的概率,实现掉电数据保持触发器电路在低功耗宇航集成电路中的应用。

    一种基于存储单元单向编程的存储器写保护电路

    公开(公告)号:CN118380030A

    公开(公告)日:2024-07-23

    申请号:CN202410352570.0

    申请日:2024-03-26

    Abstract: 一种基于存储单元单向编程的存储器写保护电路,包括:写保护配置信息存储位,用于接收写保护状态配置信号IN1和IN2并存储写保护状态配置数据;或非门读取控制模块用于接收IN1和IN2并控制写保护配置信息存储位中数据读取通路的开闭;单向编程供电模块用于提供单向编程操作所需电压或电流;灵敏放大器数据读取模块用于读取写保护状态配置数据;逻辑判断模块判断处理写保护状态配置数据,输出写保护控制信号;并入逻辑模块用于接收写保护控制信号,逻辑运算后生成写使能输入信号EN_in;主存储器模块判断主存储器模块是否被允许进行写操作。本发明既可实现存储器的永久写保护功能,也能在启用写保护功能之前允许用户进行存储器存储信息的足够多次编程调试。

    带Forming保护的RRAM存储器写电路
    9.
    发明公开

    公开(公告)号:CN117976013A

    公开(公告)日:2024-05-03

    申请号:CN202311523868.5

    申请日:2023-11-15

    Abstract: 本发明属于集成电路领域,具体涉及了一种带Forming保护的RRAM存储器写电路,旨在解决现有的低电压CMOS器件设计的RRAM存储器的写电路在确保写操作过程中不出现超过晶体管耐压能力的可靠性不足的问题。本发明包括:阻变器件、选通NMOS管和选通开关组;阻变器件的两端分别连接位线BL和选通NMOS管的漏级;选通NMOS管的源极连接源线SL;所述选通开关组包括第一部分和第二部分;所述位线BL连接至第一部分;所述源线SL连接至第二部分。本发明降低了电路功耗,使电路可以通过采用低压小线宽晶体管提升电路的集成度和读写速度,使新型存储器RRAM可以采用更小工艺节点,实现更大容量、更高速度和更低功耗。

    一种低开销的抗单粒子翻转加固触发器电路结构

    公开(公告)号:CN114172492B

    公开(公告)日:2023-10-03

    申请号:CN202111404837.9

    申请日:2021-11-24

    Abstract: 本发明公开了一种低开销的抗单粒子翻转加固触发器电路结构,包括反相器电路、晶体管堆叠传输门以及低开销晶体管堆叠带置复位主从锁存器电路。所述反相器电路用于反相输入数据信号D、产生时钟信号CLKN、CLKNN以及输出Q;所述传输门用于时钟信号控制数据信号向主从锁存器中传播;所述主从锁存器电路用于保证电路在受到单粒子辐射时信号保持正确的状态,并受置复位信号控制。本发明设计的电路结构抗单粒子翻转能力强;相比于常规晶体管堆叠加固的触发器,本设计使用的堆叠晶体管更少,版图面积开销也会更小。

Patent Agency Ranking