公开(公告)号：CN119067053A

公开(公告)日：2024-12-03

申请号：CN202411293616.2

申请日：2024-09-14

Applicant: 北京卓芯半导体科技有限公司 ,  北京微电子技术研究所

Inventor： 王传政 ,  马文哲 ,  王亮 ,  彭惠薪

IPC: G06F30/392 ,  G06F119/08 ,  G06F113/18

Abstract: 本发明公开了一种基于热分析的电路设计规则检查的方法。本发明将温度层和电路层放在一个版图中，便于直接进行关于热的DRC检查。本发明包括如下步骤：步骤1、确认热模拟工具的输入，得出热分布数据；步骤2、设计基于热分析的电路规则的，将温度、温度变化率、分差信息转化为温度层，将温度层和电路层一起保存在一个布局识别的文件，便于直接进行关于热的DRC检查。本发明不仅在布局阶段提出了一种对电路版图进行温度相关检查的方法，同时将该方法和传统的DRC流程融合在一起，设计人员能够迅速上手，同时也没有增加额外的检查流程。

公开(公告)号：CN116976065A

公开(公告)日：2023-10-31

申请号：CN202211084330.4

申请日：2022-09-06

Applicant: 杭州电子科技大学 ,  北京微电子技术研究所 ,  北京卓芯半导体科技有限公司

Inventor： 桑倩倩 ,  杨欣欢 ,  王传政 ,  王硕 ,  周婧 ,  王亮 ,  赵元富 ,  李沛林 ,  马文哲

IPC: G06F30/20 ,  G06F119/04 ,  G06F111/08

Abstract: 本发明公开了一种器件老化敏感点分析方法。本发明按照电路设计自带的模块层次依次对电路中的每个模块层次中的器件进行老化分析。即对电路中随机一个模块层次中的器件进行老化仿真时，其余模块层次中的器件重置为零，便于对当前模块层次中器件的老化分析。电路网仿真结束后，比较每个模块层次的电路网的老化性能衰退指标与老化性能衰退指标阈值的大小。如果当前模块层次的电路网的老化性能衰退指标大于老化性能衰退指标阈值，则对当前模块层次的电路网中下一层级的M个电路网表进行老化仿真，直到最低层级的器件为止。本发明能够大大降低电路可靠性敏感点分析的计算量，提升电路可靠性敏感点分析的效率、速度，并且不会影响敏感点分析的精度。

公开(公告)号：CN119623389A

公开(公告)日：2025-03-14

申请号：CN202411705241.6

申请日：2024-11-26

Applicant: 北京卓芯半导体科技有限公司 ,  北京微电子技术研究所

Inventor： 王传政 ,  马文哲 ,  王亮 ,  彭惠薪

IPC: G06F30/367 ,  G06F119/02

Abstract: 本发明公开了一种针对芯片失效的后端分析方法。本发明包括：步骤1：当失效芯片上的某个器件通过SPICE仿真已经确定为芯片失效关键器件后，使用FIB或者SEM设备的纳米探针对该关键器件进行隔离或者在该关键器件的端点处添加一个新器件用于后续分析。步骤2、添加新器件后，对应的阈值电压或者别的性能和期望的一样，则直接测试连接新器件后的芯片，若芯片工作符合预期，则说明就是该器件造成的芯片失效，下一版生产中修正即可。本发明不仅在仿真中验证了预估原因，同时通过硬件测试验证了预估原因，再次生产后，芯片成功的几率为99％。节省了3个月和巨大的资金花费。

公开(公告)号：CN116992801A

公开(公告)日：2023-11-03

申请号：CN202211093426.7

申请日：2022-09-06

Applicant: 杭州电子科技大学 ,  北京微电子技术研究所 ,  北京卓芯半导体科技有限公司

Inventor： 杨欣欢 ,  桑倩倩 ,  王传政 ,  王硕 ,  周婧 ,  王亮 ,  赵元富 ,  马文哲 ,  李沛林

IPC: G06F30/3308 ,  G06F119/04

Abstract: 本发明公开了一种考虑TDDB效应的电路评估方法。本发明包括如下步骤：1、首先进行电路仿真，得到该仿真时间段内电路的电压波形；然后根据该波形计算TDDB效应造成电路失效的时间，并将该失效时间转换为退化指标；2、判断步骤1中得到的退化指标是否小于1，若小于1则说明该电路的裕量过小，需重新设计；若大于等于1，说明该电路在TDDB效应的影响下仍可以在设计的裕量下正常工作，未超出预期。本发明基于电压实时波形计算TDDB效应引起的退化，将其转化为退化指标来评估电路性能，具有灵活性、高可靠性以及易于实现的优点，能够在电路超出预期失效时间前准确地给出提示信号，更好地评估TDDB效应对电路性能的影响，有利于在设计阶段加强电路的可靠性。

公开(公告)号：CN119067037A

公开(公告)日：2024-12-03

申请号：CN202411293619.6

申请日：2024-09-14

Applicant: 北京卓芯半导体科技有限公司 ,  北京微电子技术研究所

Inventor： 王传政 ,  马文哲 ,  王亮 ,  彭惠薪

IPC: G06F30/367

Abstract: 本发明公开了一种电路中的电迁移检查方法。本发明步骤：1、提前准备EM rule文件；2、在仿真中，将选定电路中每个节点的电流值进行存储以备后用；通过每个节点处的电流值，知道相邻两个节点间的金属导线的电流值；3、在仿真后，读取程序获取准备的EM rule文件，从文件中读取金属连线和通孔相关信息，包括最大、最小和平均电流密度信息，电流密度和温度、宽度的关系，以及每个通孔的最大电流，然后获取节点的电流值；计算每层金属连线的EM效应允许的最小宽度和通孔的最小个数；4、在LVS自带的版图识别文件中，添加识别信息，去抽取金属连线的长度、宽度和通孔个数。本发明在设计版图的过程中便能够同时进行EM检查，大大的节省设计风险和时间。