-
公开(公告)号:CN103681563B
公开(公告)日:2017-06-06
申请号:CN201310263301.9
申请日:2013-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488
CPC classification number: H01L24/05 , H01L21/56 , H01L21/76805 , H01L21/76831 , H01L21/76871 , H01L21/76883 , H01L21/76897 , H01L23/3114 , H01L23/3128 , H01L23/3185 , H01L23/3192 , H01L23/49811 , H01L23/525 , H01L24/03 , H01L24/13 , H01L2224/02125 , H01L2224/02331 , H01L2224/0235 , H01L2224/02375 , H01L2224/02381 , H01L2224/0401 , H01L2224/04105 , H01L2224/05008 , H01L2224/05011 , H01L2224/05012 , H01L2224/05124 , H01L2224/05147 , H01L2224/05572 , H01L2224/05599 , H01L2224/12105 , H01L2224/13021 , H01L2224/13024 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/13155 , H01L2924/00014 , H01L2924/181 , H01L2924/014 , H01L2224/05552 , H01L2924/00
Abstract: 本发明公开了一种器件,包括金属焊盘和钝化层,其中该钝化层包括与金属焊盘的边缘部分重叠的部分。后钝化互连件(PPI)包括位于钝化层上方的迹线部分以及连接至迹线部分的焊盘部分。聚合物层包括位于PPI上方的上部分,和延伸至PPI的焊盘部分中并且被PPI的焊盘部分环绕的插塞部分。本发明还公开了集成电路中具有开口的金属焊盘。
-
公开(公告)号:CN103579096B
公开(公告)日:2016-04-20
申请号:CN201310294063.8
申请日:2013-07-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L23/5226 , H01L21/76807 , H01L23/147 , H01L23/49827 , H01L23/5223 , H01L23/5227 , H01L2924/0002 , H05K1/0215 , H01L2924/00
Abstract: 本发明公开了半导体器件及其制造方法。在一个实施例中,制造半导体器件的方法包括在工件上方的第一金属化层中形成第一导电结构,第一导电结构包括具有第一宽度的第一部分和具有第二宽度的第二部分。第二宽度不同于第一宽度。方法包括在与第一金属化层相邻的第二金属化层中形成第二导电结构,并且将第二导电结构的部分连接至第一导电结构的第一部分。
-
公开(公告)号:CN102280441B
公开(公告)日:2014-04-30
申请号:CN201010540011.0
申请日:2010-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L23/535 , H01L23/528
CPC classification number: H01L23/4824 , H01L21/823456 , H01L21/82385 , H01L27/0207 , H01L27/088 , H01L27/092 , H01L29/1037 , H01L29/41758 , H01L29/4238 , H01L29/66659 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置,其包含一四角形晶体管单元,该四角形晶体管单元包含四个晶体管单元。上述四个晶体管单元中每个均包含一栅极电极。此四个晶体管单元的栅极电极是对准一正方形的四边。且四个晶体管单元中至少二者是以平行方式连接。
-
公开(公告)号:CN103681563A
公开(公告)日:2014-03-26
申请号:CN201310263301.9
申请日:2013-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488
CPC classification number: H01L24/05 , H01L21/56 , H01L21/76805 , H01L21/76831 , H01L21/76871 , H01L21/76883 , H01L21/76897 , H01L23/3114 , H01L23/3128 , H01L23/3185 , H01L23/3192 , H01L23/49811 , H01L23/525 , H01L24/03 , H01L24/13 , H01L2224/02125 , H01L2224/02331 , H01L2224/0235 , H01L2224/02375 , H01L2224/02381 , H01L2224/0401 , H01L2224/04105 , H01L2224/05008 , H01L2224/05011 , H01L2224/05012 , H01L2224/05124 , H01L2224/05147 , H01L2224/05572 , H01L2224/05599 , H01L2224/12105 , H01L2224/13021 , H01L2224/13024 , H01L2224/13082 , H01L2224/131 , H01L2224/13147 , H01L2224/13155 , H01L2924/00014 , H01L2924/181 , H01L2924/014 , H01L2224/05552 , H01L2924/00
Abstract: 本发明公开了一种器件,包括金属焊盘和钝化层,其中该钝化层包括与金属焊盘的边缘部分重叠的部分。后钝化互连件(PPI)包括位于钝化层上方的迹线部分以及连接至迹线部分的焊盘部分。聚合物层包括位于PPI上方的上部分,和延伸至PPI的焊盘部分中并且被PPI的焊盘部分环绕的插塞部分。本发明还公开了集成电路中具有开口的金属焊盘。
-
公开(公告)号:CN102957418A
公开(公告)日:2013-03-06
申请号:CN201210291557.6
申请日:2012-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185 , H01L23/48
CPC classification number: H01L25/0657 , H01L23/147 , H01L23/481 , H01L23/49827 , H01L2225/06572 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及低功率/高速TSV接口设计以及用于设置在中介层衬底中的TSV的TSV接口电路,其在第一管芯和第二管芯之间形成连接,TSV接口电路包括设置在第一管芯中的驱动电路以及设置在第二管芯中的接收器电路,其中,驱动电路与均低于中介层衬底电压的第一电源电压和第二电源电压相连,这充分降低了TSV的寄生电容。接收器电路也与均低于中介层衬底电压的第一电源电压和第二电源电压相连。
-
公开(公告)号:CN113725206B
公开(公告)日:2025-04-22
申请号:CN202110735270.7
申请日:2021-06-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例提供一种半导体结构,包括一第一半导体装置和一第二半导体装置、一第一组导电连接器将第一半导体装置机械地和电性地接合到第二半导体装置、一第一底部填充剂位于第一半导体装置和第二半导体装置之间并围绕第一组导电连接器、一第一密封剂位于第一半导体装置和第二半导体装置和第一底部填充剂的至少侧壁、以及第二组导电连接器电性耦接到第一半导体装置,第二组导电连接器与第一组导电连接器位于第一半导体装置的相对侧上。本公开还提供一种封装结构及封装方法。
-
公开(公告)号:CN113013153B
公开(公告)日:2024-10-18
申请号:CN202011516793.4
申请日:2020-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/16 , H01L23/498 , H01L23/538 , H01L21/50
Abstract: 本发明的实施例公开了一种集成电路封装件及其形成方法。该方法包括:将第一封装件组件和第二封装件组件接合到中介层。所述第一封装件组件包括核心器件管芯,所述第二封装件组件包括存储器管芯。独立无源器件(IPD)管芯直接接合到中介层。IPD管芯通过中介层中的第一导电路径电连接到第一封装件组件。封装件衬底接合到中介层管芯。封装件衬底位于中介层的与第一封装件组件和第二封装件组件相反的一侧上。
-
公开(公告)号:CN113053757B
公开(公告)日:2024-05-24
申请号:CN202010879929.1
申请日:2020-08-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/498 , H01L21/60
Abstract: 一种方法包括形成再分布结构,该形成工艺包括在载体上方形成多个介电层,形成延伸到多个介电层中的多条再分布线,以及在载体上方形成增强贴片。该方法还包括将封装组件接合至再分布结构,封装组件具有与增强贴片的部分重叠的外围区域。并且将再分布结构和第一封装组件从载体脱粘。本发明的实施例还涉及封装件及其形成方法。
-
公开(公告)号:CN113471176B
公开(公告)日:2024-02-23
申请号:CN202110031317.1
申请日:2021-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/07 , H01L25/00 , H01L23/498
Abstract: 示例性结构包括:第一半导体器件,通过第一导电连接件接合至第一再分布结构的第一侧;第一半导体器件包括形成在第一衬底上的第一多个无源元件,第一再分布结构包括其中具有金属化图案的多个介电层,第一再分布结构的金属化图案电耦接至第一多个无源元件;第二半导体器件,通过第二导电连接件接合至第一再分布结构的第二侧,第一再分布结构的第二侧与第一再分布结构的第一侧相对,第二半导体器件包括形成在第二衬底上的第二多个无源元件,第一再分布结构的金属化图案电耦接至第二多个无源元件。本申请的实施例还涉及封装结构及其形成方法。
-
公开(公告)号:CN107658274B
公开(公告)日:2022-12-27
申请号:CN201710450368.1
申请日:2017-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/528 , H01L21/56 , H01L21/60
Abstract: 本揭露提供一种半导体封装结构及其制造方法。一种半导体封装结构包含重布层RDL、芯片、多个互连凸块及囊封物。所述重布层具有彼此相对的第一表面及第二表面。所述芯片在多个接点垫面对所述第一表面的情况下放置在所述重布层上方且电连接到所述重布层。所述互连凸块放置在所述第一表面上方且电连接到所述重布层。所述囊封物放置在所述重布层的所述第一表面上方,且所述囊封物封围所述芯片并环绕所述互连凸块的侧向壁。本揭露提供的半导体封装结构及其制造方法能够使半导体封装结构的总体厚度减小。
-
-
-
-
-
-
-
-
-