-
公开(公告)号：CN101325149B
公开(公告)日：2011-04-20
申请号：CN200810001882.8
申请日：2008-01-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/00 , H01L21/67 , H01L21/677 , G03F7/20
CPC classification number: H01L21/67778 , H01L21/67775 , H01L21/67781
Abstract: 本发明是有关于一种用于半导体制造的系统，至少包含一制程工具，一缓冲器，一输入负载埠，一输出负载埠，与一轨径模组。制程工具用以处理晶圆；缓冲器与制程工具相连接，用以容纳等待制程工具所处理的晶圆；输入负载埠与缓冲器相连接，用以将待处理的晶圆由载入容器送入晶圆；输出负载埠与该制程工具相连接，用以将制程工具处理完成的晶圆送到一载出容器；轨径模组用以运送晶圆在缓冲器、制程工具与输入与输出负载埠之间。本发明亦揭露一种用于半导体制造的方法及一种半导体制造的装置。所述系统、方法和装置可以在半导体制造的过程中减少制程工具闲置或等待的时间。
-
公开(公告)号：CN1783720A
公开(公告)日：2006-06-07
申请号：CN200510116797.2
申请日：2005-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/017 , H03K19/0185
CPC classification number: H03K19/00315
Abstract: 本发明提供一种切换模组和高电压相容输入/输出电路，特别涉及一种低电压和高电压电路之间的输入/输出电路，包括切换元件，本地元件，以及栅极控制逻辑电路。该切换元件提供输出信号至高电压电路，以响应由低电压电路输入的数据输入信号。该本地元件传送该数据输入信号以控制该切换元件的开和关状态。该栅极控制逻辑电路在输出停用模式和输出启用模式下操作。该输出停用模式中，该栅极控制逻辑电路停止该本地元件，以避免漏电电流由其流过。该输出启用模式中，该栅极控制逻辑电路允许该本地元件传送该数据输入信号经过而大致没有压降，因此加强该切换元件的速度。
-
公开(公告)号：CN113594157B
公开(公告)日：2024-09-06
申请号：CN202110481499.2
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本文公开了提供用于将多栅极器件的栅极彼此隔离的介电栅极隔离鳍的自对准栅极切割技术。示例性器件包括第一多栅极器件和第二多栅极器件，第一多栅极器件具有第一源极/漏极部件和围绕第一沟道层的第一金属栅极，第二多栅极器件具有第二源极/漏极部件和围绕第二沟道层的第二金属栅极。介电栅极隔离鳍将第一金属栅极和第二金属栅极分离。介电栅极隔离鳍包括具有第一介电常数的第一介电层和设置在第一介电层上方的具有第二介电常数的第二介电层。第二介电常数大于第一介电常数。第一金属栅极和第二金属栅极分别与第一沟道层和介电栅极隔离鳍以及第二沟道层和介电栅极隔离鳍物理接触。本申请的实施例还涉及多栅极器件及其形成方法。
-
公开(公告)号：CN111599809B
公开(公告)日：2024-08-16
申请号：CN202010101784.2
申请日：2020-02-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开实施例提供半导体结构及半导体结构的制造方法。半导体结构包含基底、基底上的晶体管、和隔离结构。晶体管包含基底上的外延区，外延区具有第一侧边界和相对于第一侧边界的第二侧边界。外延区的第一侧边界顺应于隔离结构的侧壁。
-
公开(公告)号：CN113517227B
公开(公告)日：2024-03-26
申请号：CN202110296192.5
申请日：2021-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种形成半导体晶体管器件的方法。所述方法包括在衬底上方形成鳍形沟道结构，以及在鳍结构的相对端上形成第一源极/漏极外延结构和第二源极/漏极外延结构。所述方法还包括形成围绕鳍结构的金属栅极结构。所述方法还包括翻转并部分地去除衬底以形成背侧覆盖沟槽，同时沿着第一源极/漏极外延结构和第二源极/漏极外延结构的上侧壁保留衬底的下部作为保护间隔件。所述方法还包括在背侧覆盖沟槽中形成背侧介电帽。本申请的实施例还涉及半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN116741834A
公开(公告)日：2023-09-12
申请号：CN202310546205.9
申请日：2023-05-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 公开了具有背侧接触结构的半导体器件及其制造方法。半导体器件包括：第一和第二S/D区域；纳米结构半导体层的堆叠件，与第一S/D区域相邻设置；栅极结构，围绕每个纳米结构半导体层；第一对间隔件，设置在第一S/D区域的相对侧壁上；第二对间隔件，设置在第二S/D区域的相对侧壁上；第三对间隔件，设置在栅极结构的相对侧壁上；第一接触结构，设置在第一S/D区域的第一表面上；以及第二接触结构，设置在第一S/D区域的第二表面上。第一表面和第二表面彼此相对。第一对间隔件设置在第二接触结构的相对侧壁上。
-
公开(公告)号：CN115842037A
公开(公告)日：2023-03-24
申请号：CN202210585879.5
申请日：2022-05-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336 , H01L21/8234 , H01L27/088
Abstract: 提供了用于形成半导体器件结构的方法。半导体器件结构包括多个第一纳米结构，其沿着垂直方向堆叠在衬底上方。半导体器件结构还包括：第一底层，其形成为邻接第一纳米结构；以及第一介电衬垫层，其形成在第一底层上方，并且邻接第一纳米结构。半导体器件结构还包括第一源极/漏极(S/D)结构，其形成在介电衬垫层上方，并且第一S/D结构通过第一介电衬垫层与第一底层隔离。
-
公开(公告)号：CN114975280A
公开(公告)日：2022-08-30
申请号：CN202210313577.2
申请日：2022-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提出一种半导体装置。采用一个图案化掩模与一个自对准掩模形成n型源极/漏极结构与p型源极/漏极结构，以增加误差容许范围并提供多种形状及/或体积的源极/漏极结构所需的弹性。本发明亦包括形成沟槽于相邻的源极/漏极结构之间，以移除相邻的源极/漏极结构之间的桥接。在一些实施例中，源极/漏极结构之间的沟槽的形成方法，可为自基板背侧进行蚀刻。
-
公开(公告)号：CN114334964A
公开(公告)日：2022-04-12
申请号：CN202110856161.0
申请日：2021-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明实施例提出一种半导体装置结构。半导体装置结构包括多个半导体层的堆叠，且半导体层彼此分开且对准；第一源极/漏极外延结构，接触半导体层的堆叠的一或多个第一半导体层；以及第二源极/漏极外延结构，位于第一源极/漏极外延结构上。第二源极/漏极外延结构接触半导体层的堆叠的一或多个第二半导体层。半导体装置结构还包括第一介电材料，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间；以及第一衬垫层，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间。第一衬垫层接触第一源极/漏极外延结构与第一介电材料。
-
公开(公告)号：CN113517227A
公开(公告)日：2021-10-19
申请号：CN202110296192.5
申请日：2021-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种形成半导体晶体管器件的方法。所述方法包括在衬底上方形成鳍形沟道结构，以及在鳍结构的相对端上形成第一源极/漏极外延结构和第二源极/漏极外延结构。所述方法还包括形成围绕鳍结构的金属栅极结构。所述方法还包括翻转并部分地去除衬底以形成背侧覆盖沟槽，同时沿着第一源极/漏极外延结构和第二源极/漏极外延结构的上侧壁保留衬底的下部作为保护间隔件。所述方法还包括在背侧覆盖沟槽中形成背侧介电帽。本申请的实施例还涉及半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
126
records
(took 0.05 seconds)
