公开(公告)号：CN110970375B

公开(公告)日：2024-10-25

申请号：CN201811149961.3

申请日：2018-09-29

Applicant: 珠海格力电器股份有限公司

Inventor： 马浩华 ,  敖利波 ,  梁赛嫦 ,  吴佳蒙

IPC: H01L23/367 ,  H01L23/31

Abstract: 本发明提供了一种封装结构及其制备方法，该封装结构包括一个芯片以及包裹在所述芯片上的封装层，为了提高芯片的散热效果，该封装结构还包括一个散热结构，并且在设置该散热结构时，该散热结构镶嵌在封装层中并与所述芯片导热连。从而将芯片散发出的热量导出来，提高芯片的散热效果。

公开(公告)号：CN113140456B

公开(公告)日：2024-09-06

申请号：CN202010060417.2

申请日：2020-01-19

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 刘勇强 ,  曾丹 ,  江伟 ,  敖利波 ,  史波

IPC: H01L21/3205 ,  H01L21/321 ,  H01L29/739

Abstract: 涉及半导体技术领域，本申请提供一种功率半导体芯片及其制备方法，所述一种功率半导体芯片制备方法，包括：在半导体基材正面形成第一金属层，在所述第一金属层上形成金属连接层，回刻平坦化处理所述金属连接层，在所述金属连接层上形成第二金属层，对得到的所述半导体正面金属做金属合金成型处理，本申请还包括所述功率半导体芯片制备方法制备的半导体芯片。相较于现有技术，本申请的技术方案可改善现有技术中半导体器件或芯片正面金属层凹凸不平导致与引线连接时的正面金属层脱落现象，同时改进传统和结构中半导体器件或芯片正面金属层凹凸不平导致性差异，进而提高半导体整体性能的可靠性。

公开(公告)号：CN112289754B

公开(公告)日：2023-09-12

申请号：CN201910668258.1

申请日：2019-07-23

Applicant: 珠海格力电器股份有限公司

Inventor： 薛勇 ,  史波 ,  敖利波 ,  曾丹

IPC: H01L23/31 ,  H01L23/495 ,  H01L21/48 ,  H01L21/56

Abstract: 本发明涉及电子技术领域，具体而言，涉及一种功率模块及封装方法，包括引线框架、封装基板及承载板，所述引线框架固定于所述承载板上，所述封装基板与所述引线框架的引脚之间通过相互配合的凹凸结构连接，且所述封装基板与引线框架在凹凸配合处焊接固定，所述凹凸结构包括相互配合的柱销和通孔，所述引线框架设置所述柱销，所述封装基板设置与所述柱销配合的通孔，所述引脚对应所述封装基板通孔弯折形成所述柱销，其能够解决封装基板与引线框架之间在高温和振动环境下引脚脱焊现象。

公开(公告)号：CN112289859B

公开(公告)日：2022-02-11

申请号：CN201910668737.3

申请日：2019-07-23

Applicant: 珠海格力电器股份有限公司

Inventor： 陈道坤 ,  史波 ,  曾丹 ,  敖利波

IPC: H01L29/778 ,  H01L29/423 ,  H01L21/335

Abstract: 本申请涉及功率半导体器件技术领域，具体而言，涉及一种GaN功率半导体器件及其制造方法。GaN功率半导体器件包括有由下至上依次层叠的衬底、缓冲层、沟道层、势垒层，及设置于势垒层上的源极、漏极和位于两者之间的栅极，其中栅极包括至少两种不同类型的栅极结构。制造方法包括以下步骤：于一衬底上依次形成缓冲层、沟道层、势垒层、p‑GaN层和第一金属层；刻蚀掉非第一类栅极结构区域的p‑GaN层和第一金属层，形成第一类栅极结构；于势垒层表面上形成源极、漏极和第二类栅极结构。GaN功率半导体器件集成两种或两种以上栅极结构，综合权衡阈值电压和导通电阻，实现尽可能高的阈值电压和尽可能低的导通电阻，更好地提高器件性能。

公开(公告)号：CN111834336B

公开(公告)日：2022-02-11

申请号：CN201910321865.0

申请日：2019-04-22

Applicant: 珠海零边界集成电路有限公司 ,  珠海格力电器股份有限公司

Inventor： 刘勇强 ,  曾丹 ,  敖利波 ,  陈兆同 ,  陈道坤

IPC: H01L23/544 ,  H01L29/739 ,  H01L21/331 ,  H01L25/16

Abstract: 本发明公开了一种IGBT芯片及其制备方法、IPM模块，IGBT芯片，包括衬底，衬底上设置截止环，衬底上表面分别设置第一发射极焊盘、第二发射极焊盘和栅极焊盘，第一发射极焊盘、第二发射极焊盘和栅极焊盘在截止环内侧，截止环外侧的衬底上设置热敏电阻，热敏电阻在IGBT芯片的制备过程中直接集成到衬底上；IGBT芯片的制备方法，在氧化物层淀积之后和氧化物层刻蚀之前，还包括热敏电阻材料层淀积和热敏电阻材料层刻蚀步骤；IPM模块，包括基板，在基板上设有IGBT芯片、FRD芯片和控制电路，IGBT芯片为集成有热敏电阻的IGBT芯片。本发明所述的IGBT芯片，将热敏电阻直接集成在IGBT上，热敏电阻能够直接采集IGBT芯片的温度，大大提升采样温度的准确性。

公开(公告)号：CN113451397A

公开(公告)日：2021-09-28

申请号：CN202010212618.X

申请日：2020-03-24

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 赵浩宇 ,  曾丹 ,  敖利波 ,  史波

IPC: H01L29/739 ,  H01L21/331

Abstract: 本发明提出了一种RC‑IGBT器件制备方法，包括以下步骤：提供具备正面元胞结构的RC‑IGBT硅基，并将RC‑IGBT硅基的背面减薄至所需厚度；对上述减薄后的RC‑IGBT硅基背面生长SiC层，并注入P型杂质离子形成P型掺杂区域；向上述RC‑IGBT硅基背面注入N型杂质离子形成N型掺杂区域；将上述RC‑IGBT硅基背面金属化，以得到与P型掺杂区域、N型掺杂区域欧姆接触的集电极金属。本发明还提供了该方法制备的RC‑IGBT器件，本发明中将器件背面替换成碳化硅并掺杂P型杂质离子形成P型掺杂区域，首先N型掺杂区域扩散程度比较好，其次抑制了载流子在N型掺杂区域中的流动从而控制其寿命，达到消除电压回折的现象，优化了其反向回复特性。

公开(公告)号：CN113299732A

公开(公告)日：2021-08-24

申请号：CN202010111560.X

申请日：2020-02-24

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 陈道坤 ,  史波 ,  曾丹 ,  敖利波

IPC: H01L29/06 ,  H01L29/16

Abstract: 本公开提供了一种半导体器件、芯片、设备和制造方法，涉及半导体技术领域。该半导体器件包括：碳化硅衬底；在碳化硅衬底上的碳化硅漂移层，该碳化硅漂移层包括具有第一导电类型的第一掺杂区、和在第一掺杂区中的具有第二导电类型的第二掺杂区和第三掺杂区，其中，第二导电类型与第一导电类型相反，第三掺杂区与第二掺杂区邻接，第三掺杂区的掺杂浓度小于第二掺杂区的掺杂浓度；与第二掺杂区连接的第一金属层；与第一金属层连接的第一电极；以及在碳化硅衬底的远离碳化硅漂移层的一侧的第二电极。该半导体器件具有比较低的导通压降和较强的抗浪涌电流能力。

公开(公告)号：CN111128981B

公开(公告)日：2021-07-30

申请号：CN202010010609.2

申请日：2020-01-06

Applicant: 珠海格力电器股份有限公司 ,  珠海零边界集成电路有限公司

Inventor： 马浩华 ,  曹俊 ,  敖利波 ,  史波

IPC: H01L25/07 ,  H01L23/31 ,  H01L23/04 ,  H01L23/043 ,  H01L21/56

Abstract: 本发明提供一种IGBT模块封装结构和封装方法，IGBT模块封装结构，其特征在于包括：基板(3)，能够承载IGBT芯片(7)于其上；壳体(11)，罩设于所述基板(3)上且在所述壳体(11)内部形成容纳所述IGBT芯片(7)的空腔，且所述IGBT芯片(7)被设置于所述空腔内；在所述空腔内还填充设置有塑封料(9)，且所述壳体(11)的顶盖(101)的下端面上设置有朝下延伸的至少一个隔板(12)、将所述塑封料(9)进行分隔。通过本发明将模块的顶盖内部设计为栅栏式隔断结构，内部栅栏将塑封料分隔为多个狭小空间，塑封料振动空间小，摆动幅度小，对键合线的拉扯力度降低，减小失效率，大大提高可靠性。

公开(公告)号：CN113140639A

公开(公告)日：2021-07-20

申请号：CN202010059519.2

申请日：2020-01-19

Applicant: 珠海零边界集成电路有限公司 ,  珠海格力电器股份有限公司

Inventor： 陈道坤 ,  史波 ,  曾丹 ,  敖利波

IPC: H01L29/872 ,  H01L21/335 ,  H01L29/16

Abstract: 本发明涉及半导体技术领域，公开一种碳化硅功率二极管及其制作方法，包括：碳化硅衬底；形成于碳化硅衬底一侧的N型碳化硅外延层，N型碳化硅外延层表面具有有源区以及围绕有源区的场限环终端区；有源区包括多个间隔设置的N型区以及位于相邻两个N型区之间的P+区；N型区的掺杂浓度高于N型碳化硅外延层的掺杂浓度；场限环终端区包括多个间隔设置的P+区；形成于至少一个N型区的第一肖特基接触金属；形成于N型碳化硅外延层的阳极金属层，阳极金属层包括阳极金属和第二肖特基接触金属，第一肖特基接触金属与N型区形成的接触势垒低于第二肖特基接触金属与N型区形成的接触势垒，用于降低碳化硅功率二极管的正向导通压降。

公开(公告)号：CN112786460A

公开(公告)日：2021-05-11

申请号：CN201911090219.4

申请日：2019-11-08

Applicant: 珠海格力电器股份有限公司

Inventor： 江伟 ,  史波 ,  敖利波 ,  廖童佳 ,  王华辉

IPC: H01L21/56 ,  H01L23/31 ,  H01L21/60 ,  H01L25/065

Abstract: 本发明涉及一种芯片的封装方法及芯片封装模块。该芯片的封装方法包括以下步骤：提供第一芯片，所述第一芯片的表面设有至少一个电极；在所述第一芯片的正面形成胶膜，且在所述电极对应的所述胶膜上开设有电极开口，以在所述电极开口处形成电极槽；在其中至少一个所述电极槽内装设第二芯片，并在所述第一芯片和所述第二芯片之间形成中间电极；在所述第一芯片的背面和侧面形成密封层。利用该封装方法能够解决现有技术中多芯片封装时封装壳体的封装面积较大，且不同芯片依靠导线连接时芯片杂散电感大的问题，达到减小封装体积和降低杂散电感的目的。