一种半导体器件及其制造封装方法

    公开(公告)号:CN110828388B

    公开(公告)日:2025-03-11

    申请号:CN201810910248.X

    申请日:2018-08-10

    Abstract: 本发明公开了一种半导体器件及其制造封装方法,包括芯片、引线框架和封装体,引线框架包括芯片座和引脚,还包括导流引线,导流引线分别与芯片和引脚连接、导流引线中段向芯片外凸出,封装体注塑成型包覆于芯片、引线框架外且引脚部分伸出封装体,该封装体上设置有浇注口,浇注口设置于靠近导流引线的一侧。本发明将浇注口设置在靠近导流引线的一侧,使得封装体注塑时能够顺着导流引线的方向流动,有效消除了导流引线下方的气孔及熔接线;将导流引线的中段向芯片外凸出,使导流引线与芯片、导流引线与引线框架之间的间隙扩大,方便封装体顺利填充进去;有效防止芯片脱层、封装体胶体开裂、水汽入侵、离子污染等问题,提高了半导体器件的使用寿命。

    一种封装结构及其制备方法

    公开(公告)号:CN110970375B

    公开(公告)日:2024-10-25

    申请号:CN201811149961.3

    申请日:2018-09-29

    Abstract: 本发明提供了一种封装结构及其制备方法,该封装结构包括一个芯片以及包裹在所述芯片上的封装层,为了提高芯片的散热效果,该封装结构还包括一个散热结构,并且在设置该散热结构时,该散热结构镶嵌在封装层中并与所述芯片导热连。从而将芯片散发出的热量导出来,提高芯片的散热效果。

    一种沟槽型绝缘栅双极型晶体管封装结构及其制作方法

    公开(公告)号:CN110808235A

    公开(公告)日:2020-02-18

    申请号:CN201810884478.3

    申请日:2018-08-06

    Abstract: 本发明涉及晶体管封装技术领域,公开了一种沟槽型绝缘栅双极型晶体管封装结构及其制作方法,该沟槽型绝缘栅双极型晶体管封装结构包括:沟槽型绝缘栅双极型晶体管,沟槽型绝缘栅双极型晶体管包括与发射极电连接的发射极金属层以及位于发射极金属层一侧的沟槽型栅极;引线框架,引线框架包括用于固定沟槽型绝缘栅双极型晶体管的芯片放置区以及发射极引出端;连接发射极金属层与发射极引脚的第一焊线,第一焊线一端与发射极金属层背离沟槽型栅极的表面连接形成条形的第一焊点,另一端与发射极引出端连接形成第二焊点,且第一焊点的延伸方向垂直于沟槽型栅极沟槽的延伸方向。该封装结构减小了单个沟槽的应力,提高了焊线良率,提高了芯片的可靠性。

    低应力半导体芯片固定结构、半导体器件及其制造方法

    公开(公告)号:CN111081671A

    公开(公告)日:2020-04-28

    申请号:CN201811222128.7

    申请日:2018-10-19

    Abstract: 本发明公开了一种低应力半导体芯片固定结构、半导体器件及其制造方法,包括芯片、引线框架、导电结合件、陶瓷基板,所述引线框架包括芯片座,芯片座用于承载固定陶瓷基板,陶瓷基板用于固定芯片,包括陶瓷层和金属层,所述陶瓷层面通过导电结合件固定在芯片座上,所述金属层面通过导电结合件与芯片连接。本发明在引线框架上设置陶瓷基板,陶瓷基板包括陶瓷层和金属层,陶瓷层面与引线框架芯片座接触、通过导电结合件将陶瓷基板固定在芯片座上,并将金属层面与芯片连接,利用陶瓷的高机械强度、低热膨胀系数缓冲芯片应力,芯片不易出现翘曲、损坏,提高半导体器件封装良率及可靠性,提高了半导体器件的使用寿命。

    一种封装框架、封装结构及封装框架的制备方法

    公开(公告)号:CN113690195A

    公开(公告)日:2021-11-23

    申请号:CN202111088688.X

    申请日:2021-09-16

    Abstract: 本申请涉及电力电子技术领域,具体而言,提供了一种封装框架、封装结构及封装框架的制备方法,该所述框架包括相对设置的第一表面和第二表面,第一表面上设置有安装部,安装部的第三表面与待安装件连接,第一表面和第三表面之间存在第一方向上的间距,且安装部边缘与待安装件的周侧具有第二方向的间距。本发明提供了一种通过第一表面和第三表面之间在第一方向上间距的设置,限制焊料的位置,将待安装件安装于第三表面时多余的焊料会朝向远离待安装件的侧边运动,通过安装部边缘与待安装件的周侧具有第二方向的间距,使得待安装件安装后其周侧不会与其他部件相接触,改善了在框架上安装待安装件时发生的爬胶和溢胶的现象,提高器件封装良率。

    一种功率器件衬底背面处理方法及功率器件制备方法

    公开(公告)号:CN112185803A

    公开(公告)日:2021-01-05

    申请号:CN201910589464.3

    申请日:2019-07-02

    Abstract: 本发明涉及半导体芯片技术领域,特别涉及一种功率器件衬底背面处理方法及功率器件制备方法。包括:对衬底的背面进行减薄处理;在衬底的背面形成金属层;在金属层上淀积形成钨结构层。上述衬底背面处理方法采用具有强覆盖力的钨淀积在衬底背面,有效改善了衬底背面的不平整结构,方便功率器件的封装贴片;并且,钨材料具有导电性优良、化学性质稳定、耐热性强和膨胀系数小的特点,在实现基本的导电功能同时能够降低衬底氧化风险,保证衬底结构不易变形,进一步提高封装良率。

Patent Agency Ranking