-
公开(公告)号：CN112768503B
公开(公告)日：2022-08-19
申请号：CN201911002701.8
申请日：2019-10-21
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/06 , H01L29/739 , H01L49/02
Abstract: 本公开提供一种IGBT芯片、其制造方法及功率模块。本公开的IGBT芯片包括：衬底层、设置于所述衬底层正面的若干IGBT元胞、设置于所述衬底层背面的集电极层，所述集电极层中设置有刻蚀槽；还包括热敏电阻，其设置于所述刻蚀槽内；还包括第一背面金属层，其设置于所述热敏电阻上，以与所述热敏电阻形成电连接。本公开在IGBT芯片的背面制程的同时完成热敏电阻的制造，将热敏电阻集成在IGBT芯片背面上，与IGBT芯片的集电极层位于同一平面，然后将热敏电阻背面金属层与集电极层背面金属层通过隔离槽隔开并单独引出热敏电阻引线，连接到外部控制电路上，这样就可以测试出IGBT芯片的真实温度，更好地保护IGBT芯片和保证功率模块的工作运行。
-
公开(公告)号：CN113394277B
公开(公告)日：2022-05-20
申请号：CN202010165425.3
申请日：2020-03-11
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本公开提供沟槽栅IGBT的元胞结构、其制备方法及沟槽栅IGBT，所述元胞结构包括第一导电类型衬底；位于所述衬底上方的第一导电类型漂移层；位于所述漂移层内并位于所述元胞结构中心位置的第一沟槽栅和贯穿所述第一沟槽栅的第二沟槽栅；位于所述漂移层上方的发射极金属层；其中，所述第一沟槽栅通过第一连接孔连接至所述发射极金属层，所述第二沟槽栅与所述发射极金属层之间通过层间介质层隔离。在不改变元胞面积的情况下，通过将真假栅极整合在一个元胞中，解决了假栅极导致的芯片面积增大的问题。不仅不会影响沟槽之间的间距和导电沟道，而且增加了发射极接触面积，改善了电导调制效应，在阻断电压不变的同时使导通压降下降。
-
公开(公告)号：CN113140456B
公开(公告)日：2024-09-06
申请号：CN202010060417.2
申请日：2020-01-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/3205 , H01L21/321 , H01L29/739
Abstract: 涉及半导体技术领域，本申请提供一种功率半导体芯片及其制备方法，所述一种功率半导体芯片制备方法，包括：在半导体基材正面形成第一金属层，在所述第一金属层上形成金属连接层，回刻平坦化处理所述金属连接层，在所述金属连接层上形成第二金属层，对得到的所述半导体正面金属做金属合金成型处理，本申请还包括所述功率半导体芯片制备方法制备的半导体芯片。相较于现有技术，本申请的技术方案可改善现有技术中半导体器件或芯片正面金属层凹凸不平导致与引线连接时的正面金属层脱落现象，同时改进传统和结构中半导体器件或芯片正面金属层凹凸不平导致性差异，进而提高半导体整体性能的可靠性。
-
公开(公告)号：CN111834336B
公开(公告)日：2022-02-11
申请号：CN201910321865.0
申请日：2019-04-22
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/544 , H01L29/739 , H01L21/331 , H01L25/16
Abstract: 本发明公开了一种IGBT芯片及其制备方法、IPM模块，IGBT芯片，包括衬底，衬底上设置截止环，衬底上表面分别设置第一发射极焊盘、第二发射极焊盘和栅极焊盘，第一发射极焊盘、第二发射极焊盘和栅极焊盘在截止环内侧，截止环外侧的衬底上设置热敏电阻，热敏电阻在IGBT芯片的制备过程中直接集成到衬底上；IGBT芯片的制备方法，在氧化物层淀积之后和氧化物层刻蚀之前，还包括热敏电阻材料层淀积和热敏电阻材料层刻蚀步骤；IPM模块，包括基板，在基板上设有IGBT芯片、FRD芯片和控制电路，IGBT芯片为集成有热敏电阻的IGBT芯片。本发明所述的IGBT芯片，将热敏电阻直接集成在IGBT上，热敏电阻能够直接采集IGBT芯片的温度，大大提升采样温度的准确性。
-
公开(公告)号：CN113394264A
公开(公告)日：2021-09-14
申请号：CN202010170752.8
申请日：2020-03-12
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明公开了一种平电场沟槽功率半导体芯片及其制备方法，所述芯片包括：位于N型衬底之上的P区和P+区，位于N型衬底的上表面的凹型沟槽，位于沟槽的底部及N型衬底表面的氧化层，位于氧化层之上的多晶硅场板，位于多晶硅场板及未被所述多晶硅场板覆盖的氧化层表面之上的绝缘层，位于绝缘层之上的金属场板，位于金属场板及未被金属场板覆盖的绝缘层之上的钝化层，位于N型衬底之下的金属层。本发明的芯片设置了平电场沟槽结构，优化了现有的芯片制造流程及工艺参数，并采用CMP工艺，制备了具有表面平电场沟槽结构的功率半导体芯片，使芯片的表面电场分布更加均匀，提升了芯片的耐压性能，增强了芯片的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN112768503A
公开(公告)日：2021-05-07
申请号：CN201911002701.8
申请日：2019-10-21
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/06 , H01L29/739 , H01L49/02
Abstract: 本公开提供一种IGBT芯片、其制造方法及功率模块。本公开的IGBT芯片包括：衬底层、设置于所述衬底层正面的若干IGBT元胞、设置于所述衬底层背面的集电极层，所述集电极层中设置有刻蚀槽；还包括热敏电阻，其设置于所述刻蚀槽内；还包括第一背面金属层，其设置于所述热敏电阻上，以与所述热敏电阻形成电连接。本公开在IGBT芯片的背面制程的同时完成热敏电阻的制造，将热敏电阻集成在IGBT芯片背面上，与IGBT芯片的集电极层位于同一平面，然后将热敏电阻背面金属层与集电极层背面金属层通过隔离槽隔开并单独引出热敏电阻引线，连接到外部控制电路上，这样就可以测试出IGBT芯片的真实温度，更好地保护IGBT芯片和保证功率模块的工作运行。
-
公开(公告)号：CN111952156A
公开(公告)日：2020-11-17
申请号：CN201910410169.7
申请日：2019-05-17
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L21/228 , H01L21/324 , H01L21/329
Abstract: 本申请涉及半导体器件制备技术领域，公开一种向硅衬底扩散铂或金的方法及快恢复二极管制备方法，其中，向硅衬底扩散铂或金的方法包括以下步骤：去除硅衬底的主结区域的氧化层；在硅衬底主结区域露出的表面滴上含有铂原子或金原子的六甲基二硅胺烷溶液；将六甲基二硅胺烷溶液旋涂于硅衬底主结区域露出的表面；软烘，使六甲基二硅胺烷溶液变为固态；去除固态六甲基二硅胺烷；对硅衬底进行热退火。上述方法抛弃了现有技术中直流溅射的传统方案，而是将含有铂原子或金原子的六甲基二硅胺烷溶液旋涂于主结区域，经过软烘并去除固态六甲基二硅胺烷后，退火，即可使铂原子或金原子扩散进主结区域内，引入复合中心，达到减小反向恢复时间的目的。
-
公开(公告)号：CN112713186A
公开(公告)日：2021-04-27
申请号：CN201911019123.9
申请日：2019-10-24
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/739 , H01L21/331 , H01L29/06
Abstract: 本发明提供了一种半导体终端结构及其制备方法，所述制备方法包括：在衬底层上生长出外延层；在外延层上生长出具有预设厚度的第一氧化层；刻蚀第一氧化层，以形成沿预设方向呈台阶状分布的多个结终端注入口；通过各结终端注入口注入离子，以在外延层形成多个沿预设方向间隔分布且浓度递减的结终端拓展结构。通过刻蚀第一氧化层，能够形成沿预设方向呈台阶状分布的多个结终端注入口，由于各结终端注入口呈高度依次增大的台阶状分布，使得各结终端注入口在第一氧化层上的深度不同，注入的离子从不同深度的结终端注入口扩散到外延层的深度依次减小，因此形成不同的浓度梯度递进变化的结终端拓展结构，浓度梯度的渐变效果好。
-
公开(公告)号：CN113053750B
公开(公告)日：2022-08-30
申请号：CN201911375713.5
申请日：2019-12-27
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 本公开提供了一种半导体装置及其制造方法，涉及半导体技术领域，所述方法包括：在衬底上依次形成叠置的多个外延层，每个外延层和所述衬底具有第一导电类型，每个外延层包括掺杂区，相邻的外延层中的所述掺杂区彼此邻接，其中：形成每个外延层包括：对外延层进行掺杂以形成初始掺杂区，所述初始掺杂区具有与第一导电类型不同的第二导电类型；执行退火，以使得所述初始掺杂区变为中间掺杂区；对所述中间掺杂区的边缘部分进行刻蚀，以形成贯穿所述中间掺杂区的沟槽，所述中间掺杂区的剩余部分作为所述掺杂区；和在所述沟槽中形成填充材料。
-
公开(公告)号：CN114256066A
公开(公告)日：2022-03-29
申请号：CN202011005223.9
申请日：2020-09-22
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/203 , H01L21/324 , H01L29/739 , H01L29/06
Abstract: 本申请公开了一种少子寿命控制方法，应用于第一硅晶片，第一硅晶片属于RC‑IGBT，方法包括：向第一硅晶片注入第一离子，得到P型半导体；在P型半导体上淀积阻隔层；从阻隔层上刻蚀出第一区域，并将第一区域作为续流二极管区域，第一区域不具有阻隔层；向第一区域注入第二离子，以在第一区域上形成N型半导体；对形成N型半导体的第一区域进行重金属溅射；采用第一热处理方式，对包含经过重金属溅射的第一区域的所述第一硅晶片进行热处理，以使重金属在第一硅晶片中形成复合中心。由于复合中心可以改变第一硅晶片中少子的复合方式，将少子的复合方式由直接复合变为间接复合，因此，可以有效地减少少子的复合时间从而降低续流二极管的反向恢复时间。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.05 seconds)
