-
公开(公告)号：CN113140612B
公开(公告)日：2025-03-14
申请号：CN202010055038.4
申请日：2020-01-17
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
Abstract: 本发明涉及半导体技术领域，公开了一种碳化硅功率器件终端结构及其制备方法，该终端结构包括：N型碳化硅衬底；形成于N型碳化硅衬底一侧的N型碳化硅外延层，N型碳化硅外延层背离N型碳化硅衬底的一侧形成有沿平行N型碳化硅衬底方向排列的P+区、第一JTE区以及第二JTE区，第一JTE区与第二JTE区不同层设置；形成于N型碳化硅外延层背离N型碳化硅衬底一侧的介质钝化层，第一JTE区或者第二JTE区与介质钝化层接触。上述终端结构中第一JTE区与第二JTE区位于不同层，第一JTE区与第二JTE区中的一个与介质钝化层接触，减小了JTE区与介质钝化层之间的接触面积，可降低介质钝化层界面电荷对JTE终端耐压的影响。
-
公开(公告)号：CN114388606A
公开(公告)日：2022-04-22
申请号：CN202011120756.1
申请日：2020-10-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及一种碳化硅金属氧化物半导体场效应晶体管及其制造方法，该晶体管包括第一和第二元胞，它们共同包括漏极电极层、欧姆接触层、衬底层、外延层、层间介质层和源极电极层，第一元胞还包括第一深阱区、第二深阱区、第一浅阱区、第二浅阱区、第一源区、第二源区、第一栅氧化层和第一多晶硅栅极，第二元胞还包括第三深阱区、第四深阱区、第三浅阱区、第四浅阱区、第二栅氧化层、第三栅氧化层、第二多晶硅栅极和第三多晶硅栅极。该晶体管不但可以保证自身具有短路电流密度低、短路耐量高和短路时间长等优点，而且可以在降低体二极管正向压降的同时降低肖特基二极管的反向漏电流。
-
公开(公告)号：CN113363330A
公开(公告)日：2021-09-07
申请号：CN202010151123.0
申请日：2020-03-05
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/872 , H01L29/47 , H01L21/329
Abstract: 本发明公开了一种肖特基半导体器件及其制作方法，所述器件包括：位于衬底上的第一导电类型外延层，位于第一导电类型外延层中的第二导电类型增强区，位于第一导电类型外延层之上的纳米结构层，位于纳米结构层之上的肖特基金属。所述制作方法的步骤包括：在衬底上形成第一导电类型外延层，在第一导电类型外延层上形成第二导电类型增强区，在第一导电类型外延层之上形成纳米结构层，在纳米结构层之上制备肖特基金属。本发明通过在肖特基金属和外延层之间设置一层具有量子点结构的纳米结构层来调节能带宽度，并改变态密度的电性，从而提高了肖特基势垒。同时肖特基势垒高阻碍了载流子的反向流动，降低了肖特基半导体器件的反向漏电。
-
公开(公告)号：CN112242359A
公开(公告)日：2021-01-19
申请号：CN201910639479.6
申请日：2019-07-16
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/31 , H01L21/56 , H01L21/78 , H01L23/488
Abstract: 本发明涉及芯片封装技术领域，公开一种芯片封装结构及芯片封装方法，其中的芯片封装结构包括：芯片本体、绝缘胶膜、绝缘覆盖层和电极引出部件；其中，绝缘胶膜覆盖于芯片本体的底面，绝缘覆盖层覆盖于芯片本体顶面，绝缘胶膜和绝缘覆盖层配合以包裹芯片本体；芯片本体顶面具有电极，电极引出部件的一端与电极电连接、另一端延伸至绝缘覆盖层外。上述芯片封装结构，可以有效减少芯片封装后的体积，同时提高封装效率。
-
公开(公告)号：CN110416200B
公开(公告)日：2020-11-20
申请号：CN201910589440.8
申请日：2019-07-02
Applicant: 珠海格力电器股份有限公司
IPC: H01L25/16 , H01L21/98 , H01L23/04 , H01L23/367 , H01L23/373
Abstract: 本发明涉及电子功率器件技术领域，特别涉及一种功率模块封装结构及制作方法。该功率模块封装结构包括绝缘外壳和基板组件，绝缘外壳封装于基板组件外以至少覆盖基板组件的功能结构部分；基板组件包括第一基板和第二基板；第一基板朝向第二基板的表面设置有功率因数校正开关芯片、功率因数校正二极管以及三相逆变芯片；第二基板朝向绝缘外壳的表面设置有功率因数校正驱动芯片、三相逆变驱动芯片以及自举二极管芯片，第二基板朝向第一基板的表面设置有电路层；电路层分别与功率因数校正开关芯片、功率因数校正二极管以及三相逆变芯片电性连接。在满足功能要求的基础上缩小了结构占板面积。
-
Patent Agency Ranking
公开(公告)号：CN111834336A
公开(公告)日：2020-10-27
申请号：CN201910321865.0
申请日：2019-04-22
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/544 , H01L29/739 , H01L21/331 , H01L25/16
Abstract: 本发明公开了一种IGBT芯片及其制备方法、IPM模块，IGBT芯片，包括衬底，衬底上设置截止环，衬底上表面分别设置第一发射极焊盘、第二发射极焊盘和栅极焊盘，第一发射极焊盘、第二发射极焊盘和栅极焊盘在截止环内侧，截止环外侧的衬底上设置热敏电阻，热敏电阻在IGBT芯片的制备过程中直接集成到衬底上；IGBT芯片的制备方法，在氧化物层淀积之后和氧化物层刻蚀之前，还包括热敏电阻材料层淀积和热敏电阻材料层刻蚀步骤；IPM模块，包括基板，在基板上设有IGBT芯片、FRD芯片和控制电路，IGBT芯片为集成有热敏电阻的IGBT芯片。本发明所述的IGBT芯片，将热敏电阻直接集成在IGBT上，热敏电阻能够直接采集IGBT芯片的温度，大大提升采样温度的准确性。
-
公开(公告)号：CN112234030B
公开(公告)日：2023-07-21
申请号：CN201910635287.8
申请日：2019-07-15
Applicant: 珠海格力电器股份有限公司
IPC: H01L21/8252 , H01L21/48 , H01L23/498 , H01L27/02 , H01L27/088 , H02M7/00
Abstract: 本发明涉及芯片技术领域，公开了一种三相逆变功率芯片及其制备方法，该制备方法包括在衬底上形成有源区和位于有源区之外的隔离区，在每个有源区中形成晶体管的源极、漏极和栅极，在隔离区形成第一焊盘、第二焊盘、第三焊盘和第四焊盘，将芯片的源极、漏极和栅极均延伸至与之对应的第一焊盘、第二焊盘、第三焊盘或第四焊盘，并将晶体管的源极、漏极和栅极和与之对应的第一焊盘、第二焊盘、第三焊盘或第四焊盘电性连接。采用本发明提供的三相逆变功率芯片的制备方法制备的三相逆变功率芯片，提高了集成度且减小了芯片间的寄生电感，从而提高了电路的工作效率。
-
公开(公告)号：CN114566546A
公开(公告)日：2022-05-31
申请号：CN202011357357.7
申请日：2020-11-27
Applicant: 珠海格力电器股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/423 , H01L21/336
Abstract: 本申请涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法，该半导体器件包括：半导体衬底，所述半导体衬底的一侧表面上生长有外延层；形成在所述外延层上的量子点传输层；形成在所述量子点传输层上的栅氧层。如此设置，本申请提供的半导体器件，其能够在保证栅极可靠性地基础上降低Vth。
-
公开(公告)号：CN114122152A
公开(公告)日：2022-03-01
申请号：CN202010904608.2
申请日：2020-09-01
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/872 , H01L21/329 , H01L29/06
Abstract: 本申请提供一种制备肖特基结构二极管的方法、装置和二极管，用于在不增加肖特基结构二极管体积的前提下，降低肖特基结构二极管的正向导通损耗，减少肖特基势垒分布不均匀的情况。该方法包括：在碳化硅衬底的外延层上生长电子扩展层，其中，所述电子扩展层的电阻率小于所述外延层的电阻率；在所述电子扩展层上划分有源区和非有源区，分别针对所述有源区和所述非有源区进行离子注入；生成肖特基结构二极管。
-
公开(公告)号：CN113437132A
公开(公告)日：2021-09-24
申请号：CN202010206337.3
申请日：2020-03-23
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L29/06 , H01L29/868 , H01L29/872 , H01L21/329
Abstract: 本发明涉及半导体器件技术领域，公开了一种碳化硅功率二极管及其制备方法，该碳化硅功率二极管包括衬底、漂移层和第一欧姆金属层，漂移层形成于衬底一侧的表面，漂移层远离衬底的表面具有有源区，有源区包括间隔的多个第一P+注入区和间隔的多个第二P+注入区，各第一P+注入区的结深大于各第二P+注入区的结深，且漂移层上各第一P+注入区背离衬底的一侧均为豁口结构；第一欧姆金属层与第一P+注入区一一对应，各第一欧姆金属层位于对应的豁口结构中，并与对应的第一P+注入区欧姆接触。该碳化硅功率二极管及其制备方法能够提高碳化硅结势垒肖特基二极管的抗浪涌电流能力。
-
-
-
-
-
-
-
-
-
Search Results
56
records
(took 0.028 seconds)
