一种芯片封装件
    1.
    发明授权

    公开(公告)号:CN112447650B

    公开(公告)日:2025-05-02

    申请号:CN201910806941.7

    申请日:2019-08-29

    Abstract: 本发明提供了一种芯片封装件,该芯片封装件包括引线框架、设置在引线框架上的芯片组件、封装芯片组件的封装层。引线框架具有相对的第一面及第二面,芯片组件设置在引线框架的第一面。封装层上设置有顶针孔。还包括设置在引线框架的第二面的散热组件。散热组件包括散热片、粘接散热片与引线框架的第二面的粘接层、设置在散热片与第二面之间且用于隔离散热片及第二面的绝缘块。绝缘块与顶针位置相对。芯片封装件的封装过程中,即使顶针通过顶针孔施加给引线框架框架较大的压力,引线框架也不会压穿粘接层,防止引线框架与散热片接触,防止导致芯片短路。且在顶针施加给引线框架较大的压力下,引线框架也能和粘接层充分接触,保证芯片的散热性能。

    一种碳化硅功率器件终端结构及其制备方法

    公开(公告)号:CN113140612B

    公开(公告)日:2025-03-14

    申请号:CN202010055038.4

    申请日:2020-01-17

    Abstract: 本发明涉及半导体技术领域,公开了一种碳化硅功率器件终端结构及其制备方法,该终端结构包括:N型碳化硅衬底;形成于N型碳化硅衬底一侧的N型碳化硅外延层,N型碳化硅外延层背离N型碳化硅衬底的一侧形成有沿平行N型碳化硅衬底方向排列的P+区、第一JTE区以及第二JTE区,第一JTE区与第二JTE区不同层设置;形成于N型碳化硅外延层背离N型碳化硅衬底一侧的介质钝化层,第一JTE区或者第二JTE区与介质钝化层接触。上述终端结构中第一JTE区与第二JTE区位于不同层,第一JTE区与第二JTE区中的一个与介质钝化层接触,减小了JTE区与介质钝化层之间的接触面积,可降低介质钝化层界面电荷对JTE终端耐压的影响。

    一种塑封料与芯片匹配度的验证方法

    公开(公告)号:CN112444717B

    公开(公告)日:2024-08-09

    申请号:CN201910806773.1

    申请日:2019-08-29

    Abstract: 本发明提供了一种塑封料与芯片匹配度的验证方法,包括:在引线框架的设置面上设置凸起隔板,凸起隔板将设置面分隔出至少两个隔离区;在至少两个隔离区的每个隔离区上设置一个芯片;采用至少两种不同的塑封料封装至少两个芯片,且至少两种塑封料与至少两个芯片一一对应,每种塑封料封装对应的芯片,凸起隔板将不同的塑封料隔开;采用高温反偏的方式测试每个芯片与该芯片对应的塑封料之间的匹配度。通过在引线框架的设置面上设置至少两个芯片,采用不同的塑封料塑封每个芯片,设置面上的凸起隔板将不同的塑封料分隔开,在一个引线框架上验证多种塑封料与芯片之间的匹配度,提高不同种塑封料与芯片之间匹配度的验证效率,便于快速找到合适的塑封料。

    芯片、芯片制备方法及电子器件

    公开(公告)号:CN113644114B

    公开(公告)日:2024-06-07

    申请号:CN202110845637.0

    申请日:2021-07-26

    Abstract: 本申请涉及芯片制备的技术领域,本申请公开一种芯片、芯片制备方法及电子器件。其中芯片,包括衬底层、埋氧层以及N型漂移层,N型漂移层包括接近于所述衬底层的第一侧以及远离所述衬底层的第二侧,所述第二侧形成有第一阳极区以及第二阳极区,在第一阳极区以及第二阳极区之间形成有介电区,所述介电区包括密集分布的形成于所述N型漂移层的点缺陷,所述芯片为RC‑LIGBT芯片,所述芯片为RC‑LIGBT芯片,所述第一阳极区为P+阳极区,所述第二阳极区为N+阳极区。与现有技术相比,通过在介电区内形成点缺陷提高介电区内的电阻,进而抑制第一阳极区与第二阳极区之间电子的移动,进而减弱芯片的电压折回现象,提高芯片整体的稳定性。

    一种DBC基板框架结构及其成型治具、成型方法

    公开(公告)号:CN113284871B

    公开(公告)日:2024-05-17

    申请号:CN202010102198.X

    申请日:2020-02-19

    Inventor: 杨景城 史波 肖婷

    Abstract: 本发明涉及DBC基板封装技术领域,提出了一种DBC基板框架结构,包括基板,所述基板上方设置有相互正对的第一侧框架与第二侧框架,第一侧框架连接固定在所述基板上,基板倾斜设置且倾斜方向为沿所述第二侧框架到所述第一侧框架方向斜向上,用于补偿封装过程中所述第一侧框架挤压导致所述基板翘起;还提出了一种DBC基板框架结构的成型治具,包括基座和设置在所述基座上的成型腔,成型腔用于制造上述的DBC基板框架结构;还提出了一种DBC基板框架结构的成型方法,其采用了上述成型治具。本发明具有封装成功率高、封装成本低和加工效率高的优点。

    一种防止智能功率模块溢胶的方法

    公开(公告)号:CN113113315B

    公开(公告)日:2023-03-31

    申请号:CN202010031012.6

    申请日:2020-01-13

    Abstract: 本发明涉及功率模块的领域,公开一种防止智能功率模块溢胶的方法,包括:提供一正面和背面均形成有金属层的DBC基板;将引线框架与DBC基板正面的金属层连接,且在DBC基板背面的金属层一侧形成保护膜;将形成有保护膜的DBC基板与所述引线框架注塑成型以形成模块;由于在DBC基板的背面金属层形成有保护膜,使得在将形成有保护膜的DBC基板与所述引线框架注塑成型以形成模块时,对DBC基板的背面金属层进行保护,使得在注塑成型形成模块的过程中,不会有注塑成型中胶体物质与DBC基板的背面金属层接触,从而保证了DBC基板的背面金属层的正常工作,提高了功率模块的散热性能。

    一种半导体器件及其可靠性验证方法

    公开(公告)号:CN112786558B

    公开(公告)日:2023-02-28

    申请号:CN201911073123.7

    申请日:2019-11-05

    Abstract: 本申请所提供的一种半导体器件及其可靠性验证方法,该半导体器件包括:至少两个芯片、框架以及引脚,其中,所述框架为具有至少两个格子的格子结构,每个所述格子内均设置有一个所述芯片,所述引脚包括第一引脚和第二引脚,所述第一引脚与框架相连,所述第二引脚通过导线与格子内的芯片连接;本申请可以同时将多种塑封料塑封在同一个器件,一个器件验证了多种塑封料,增加塑封料与芯片验证组合方式,对于任何一种芯片与各种塑封料匹配情况可以同步验证,并且可以同时验证多种芯片漏电情况,通过不同组合来验证长期漏电增长问题,使得研发周期、成本和效率方面具有更好的研发竞争力。

    一种铜桥双面散热的芯片及其制备方法

    公开(公告)号:CN112992836B

    公开(公告)日:2023-01-17

    申请号:CN201911275842.7

    申请日:2019-12-12

    Abstract: 本发明涉及电子器件技术领域,公开了一种铜桥双面散热的芯片及其制备方法,该铜桥双面散热的芯片包括导线框架、芯片本体、环氧树脂胶膜和铜桥,其中,导线框架包括基岛和管脚两个部分,芯片本体设置于基岛上,芯片本体包括位于朝向基岛一侧且与基岛电性连接的第一连接端和位于背离基岛一侧、通过铜桥与管脚电性连接的第二连接端;环氧树脂胶膜设置于芯片本体上且与每个第二连接端相对的位置设有开孔,开孔内设有结合材以将第二连接端与铜桥固定。该铜桥双面散热的芯片将用于固定第二连接端与铜桥的结合材限定在环氧树脂胶膜的开孔内,可以避免结合材溢出而影响铜桥双面散热的芯片的性能,该铜桥双面散热的芯片可靠性更强、散热效果更好。

Patent Agency Ranking