一种多质液冷冷板胶粘工艺方法

    公开(公告)号:CN110591571A

    公开(公告)日:2019-12-20

    申请号:CN201910864451.2

    申请日:2019-09-12

    Abstract: 一种多质液冷冷板胶粘工艺方法,包括如下步骤:步骤1:根据不同材质冷板的分布区域、内部液体流道的走向,设计各个冷板的粘接分型结构,形成相互配合的第一分型板与第二分型板;步骤2:在将液冷管道配合安装在液体流道中后,通过胶粘剂将第一分型板与第二分型板连接起来。本发明,实现多种材质冷板的结合,使得多质冷板制造难度较低、成品率较高,同时实现多质冷板具有较好散热性能。

    DDR3信号端接结构
    32.
    发明授权

    公开(公告)号:CN102915756B

    公开(公告)日:2015-05-20

    申请号:CN201210380737.1

    申请日:2012-10-09

    Abstract: 本发明提供了一种DDR3信号端接结构。存储器控制器DQS差分输入输出缓冲器包括:第一片上端接、以及与第一片上端接相连的第一片输入缓冲和第一片输出缓冲;DDR3存储器DQS差分输入输出缓冲器包括:第二片上端接、以及与第二片上端接相连的第二片输入缓冲和第二片输出缓冲;第一片的输入输出缓冲通过印制线路板走线连接至第二片的输入输出缓冲。上拉电阻的一端连接至第一片输入输出缓冲的DQS_N引脚、另一端连接至输入输出缓冲器的电源电压。下拉电阻的一端连接至第一片的输入输出缓冲的DQS_P引脚、另一端接地。附加电阻的一端连接至第二片的输入输出缓冲器的DQS_P引脚、另一端连接至第二片输入输出缓冲器的DQS_N引脚。

    DDR信号布线封装基板以及DDR信号布线封装方法

    公开(公告)号:CN102800644B

    公开(公告)日:2014-12-24

    申请号:CN201210324768.5

    申请日:2012-09-05

    Abstract: 本发明提供了一种DDR信号布线封装基板以及DDR信号布线封装方法。在芯片上对称放置多个DDR存储控制模块。在芯片之外的区域中,与多个DDR存储控制模块相对应地对称布置多个存储控制信号引脚。利用对称布置的多个DDR信号线将多个DDR存储控制模块之一分别相对应地连接至多个存储控制信号引脚之一。DDR信号布线封装基板包括依次层叠的地平面层、第一介质层、DDR信号层、第二介质层、以及DDR接口电源平面层;其中DDR接口电源平面层和地平面层同时选择作为DDR信号的参考平面层。通过对称布置的多个DDR信号过孔,将多个DDR存储控制模块之一分别相对应地连接至多个存储控制信号引脚之一。参照多个DDR信号过孔的位置相应地对称布置多个地孔。

    一种基于双中板正交与非正交异构互连的H型组装方法

    公开(公告)号:CN110727631A

    公开(公告)日:2020-01-24

    申请号:CN201910863825.9

    申请日:2019-09-12

    Abstract: 本发明公开了一种基于双中板正交与非正交异构互连的H型组装方法。包括将左中板、右中板垂直放置并且将左中板、右中板的一端相互靠近,使左中板、右中板能够形成一个面;在左中板前后两侧面中远离右中板的一侧与右中板前后两侧面中远离左中板的一侧分别水平等数量放置节点插件;在左中板、右中板相互靠近处的一侧面上水平放置若干水平交换插件,使水平交换插件能够同时与左中板、右中板连接,在左中板、右中板相互靠近处的另一侧面上垂直放置若干垂直交换插件,使左中板、右中板上均设置有垂直交换插件。本发明提高节点与交换芯片组装密度,降低节点与交换芯片互连传输距离,提高了互连速率。

    基于窗口的错误访存请求重传系统及方法

    公开(公告)号:CN110727530A

    公开(公告)日:2020-01-24

    申请号:CN201910861819.X

    申请日:2019-09-12

    Abstract: 本发明涉及计算机体系结构与处理器微结构技术领域,具体为一种基于窗口的错误访存请求重传系统及方法。基于窗口的错误访存请求重传系统,包括重传缓冲,用于缓存正在飞行的请求,如果请求完成则将其释放,如果请求出错则根据出错请求的错误类型进行重传;错误监测模块,用于获取出错请求的错误类型。基于窗口的错误访存请求重传方法,包括1)将符合要求的请求进行发射并加入到读FIFO或写FIFO中;2)如果请求出错,则根据出错请求的错误类型通过重传发射FIFO进行重传;如果请求发射正常,则将其释放。本申请能够有效挽救大部分由于DDR4存储器访存链路上信号偶发错误导致的读ECC错、写CRC错和命令地址校验错所带来的故障,使其能够满足访存请求的保序原则。

    一种交换机及放置该交换机的网络机仓

    公开(公告)号:CN102546186B

    公开(公告)日:2014-10-22

    申请号:CN201010593851.3

    申请日:2010-12-17

    Abstract: 本实施例公开了一种交换机及放置该交换机的网络机仓,其中交换机包括机柜、中板和多个插件板;每个插件板包括两个端口交换芯片、一个内连交换芯片、端口连接器、中板连接器和导轨;端口交换芯片的端口被划分为数量相同的外连端口和内连端口;外连端口与端口连接器连接;内连端口分别连接每个插件板中内连交换芯片;其中需要跨插件板连接的内连端口和内连交换芯片的端口分别与所述中板连接器连接;通过中板连接器实现不同插件板的内连端口和内连交换芯片的连接;机柜包括与插件板数量相同的导轨插槽,插件板通过将导轨沿导轨插槽的插入口拔插。本实施例提高了交换机插件板的集成度和减少了插件板的使用数量,有效地减小了交换机的体积。

    DDR3信号端接结构
    39.
    发明公开

    公开(公告)号:CN102915756A

    公开(公告)日:2013-02-06

    申请号:CN201210380737.1

    申请日:2012-10-09

    Abstract: 本发明提供了一种DDR3信号端接结构。存储器控制器DQS差分输入输出缓冲器包括:第一片上端接、以及与第一片上端接相连的第一片输入缓冲和第一片输出缓冲;DDR3存储器DQS差分输入输出缓冲器包括:第二片上端接、以及与第二片上端接相连的第二片输入缓冲和第二片输出缓冲;第一片的输入输出缓冲通过印制线路板走线连接至第二片的输入输出缓冲。上拉电阻的一端连接至第一片输入输出缓冲的DQS_N引脚、另一端连接至输入输出缓冲器的电源电压。下拉电阻的一端连接至第一片的输入输出缓冲的DQS_P引脚、另一端接地。附加电阻的一端连接至第二片的输入输出缓冲器的DQS_P引脚、另一端连接至第二片输入输出缓冲器的DQS_N引脚。

    刀片装置
    40.
    发明授权

    公开(公告)号:CN102087536B

    公开(公告)日:2012-08-08

    申请号:CN200910200118.8

    申请日:2009-12-07

    Abstract: 一种刀片装置,包括:至少两块处理器卡,每块处理器卡上包括至少一个CPU以及第一接口;接口装置,适于连接处理器卡,包括至少一对第二接口;所述处理器卡通过其第一接口与所述第二接口的连接实现连接至所述接口装置;其中,每对所述第二接口设置于所述接口装置同侧的同一表面,且两个所述第二接口之间的水平间距不超过与之相连接的任一块处理器卡的长度。本发明通过与所述接口装置相水平的方向上设置一对接口,用于连接两块在垂直方向上重叠的处理器卡,以及所述接口装置水平方向上的可扩展性,从而能够在同一刀片装置上安装高达4块或8块的处理器卡,实现刀片装置的高组装密度和高可维性。

Patent Agency Ranking