公开(公告)号：CN110416157B

公开(公告)日：2022-07-22

申请号：CN201811132819.8

申请日：2018-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈怡伦 ,  黄昭宪 ,  林立德 ,  林群雄

IPC: H01L21/8234 ,  H01L27/088

Abstract: 方法包括在半导体区域上方形成栅极堆叠件，以及在栅极堆叠件的侧壁上形成第一栅极间隔件。第一栅极间隔件包括内侧壁间隔件和位于内侧壁间隔件的外侧上的伪间隔件部分。该方法还包括去除伪间隔件部分以形成沟槽，并且形成介电层以密封沟槽的部分以作为气隙。气隙和内侧壁间隔件的组合形成第二栅极间隔件。源极/漏极区域形成为具有位于第二栅极间隔件的外侧上的部分。本发明实施例涉及晶体管中的空气间隔件及其形成方法。

公开(公告)号：CN110783269B

公开(公告)日：2022-03-01

申请号：CN201910549771.9

申请日：2019-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张博钦 ,  林立德 ,  林斌彦

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种半导体装置及其制造方法。方法包括以下步骤：在基板上形成沿第一方向延伸的半导体鳍片。在半导体鳍片上形成源极/漏极区域，在源极/漏极区域上方形成第一层间介电层。形成横跨半导体鳍片并且在实质上垂直于第一方向的第二方向上延伸的栅极堆叠。在第一层间介电层上形成具有第一开口的图案化遮罩。使用在第一方向上比在第二方向上具有更快沉积速率的沉积制程在第一开口中形成保护层。在形成保护层之后，第一开口在第二方向上延伸。第二开口形成在第一层间介电层中并且在延伸的第一开口下方。在第二开口中形成导电材料。

公开(公告)号：CN113707604A

公开(公告)日：2021-11-26

申请号：CN202110509861.2

申请日：2021-05-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林含谕 ,  林立德 ,  林执中 ,  李芳苇 ,  陈怡伦 ,  张容浩 ,  罗伊辰 ,  林佛儒 ,  佐野谦一 ,  林斌彦

IPC: H01L21/8234

Abstract: 本发明一些实施例提供一种半导体制造技术。所述技术包含如下操作。接纳具有第一材料及第二材料的半导体结构。所述第一材料对第一蚀刻化学物具有第一孕育时间。所述第二材料对所述第一蚀刻化学物具有第二孕育时间。所述第一孕育时间比所述第二孕育时间短。由所述第一蚀刻化学物对所述半导体结构执行第一主蚀刻达第一持续时间。所述第一持续时间大于所述第一孕育时间且比所述第二孕育时间短。

公开(公告)号：CN109841512B

公开(公告)日：2021-01-08

申请号：CN201811425883.5

申请日：2018-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹易叡 ,  陈怡伦 ,  李芳苇 ,  林含谕 ,  林立德 ,  林斌彦

IPC: H01L21/311

Abstract: 在一些实施例中，提供一种半导体装置的制造方法。多个虚设栅极堆叠形成于半导体基材上方。层间介电层形成于这些虚设栅极堆叠上方。将位于这些虚设栅极堆叠的顶表面上方的层间介电层的第一部分移除，使得层间介电层的第二部分留在这些虚设栅极堆叠之间。以多个金属栅极堆叠取代这些虚设栅极堆叠。于层间介电层的第二部分的顶表面及金属栅极堆叠的顶表面上方施予水。施予中性NF3自由基至水中，以蚀刻层间介电层。

公开(公告)号：CN110660661A

公开(公告)日：2020-01-07

申请号：CN201910572254.3

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶雅雯 ,  沈育佃 ,  黄世钧 ,  张博钦 ,  林纬良 ,  严永松 ,  吴伟豪 ,  林立德 ,  林斌彦 ,  刘如淦

IPC: H01L21/306 ,  H01L21/66

Abstract: 一种半导体元件制造方法，在基板之上形成底层结构。在底层结构之上形成薄膜。测量薄膜的表面形貌，并将表面形貌存储为形貌数据。使用方向性蚀刻执行局部蚀刻，并扫描基板，使得薄膜的整个表面承受方向性蚀刻。根据形貌数据调整方向性蚀刻的电浆束强度。

公开(公告)号：CN110416157A

公开(公告)日：2019-11-05

申请号：CN201811132819.8

申请日：2018-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈怡伦 ,  黄昭宪 ,  林立德 ,  林群雄

IPC: H01L21/8234 ,  H01L27/088

Abstract: 方法包括在半导体区域上方形成栅极堆叠件，以及在栅极堆叠件的侧壁上形成第一栅极间隔件。第一栅极间隔件包括内侧壁间隔件和位于内侧壁间隔件的外侧上的伪间隔件部分。该方法还包括去除伪间隔件部分以形成沟槽，并且形成介电层以密封沟槽的部分以作为气隙。气隙和内侧壁间隔件的组合形成第二栅极间隔件。源极/漏极区域形成为具有位于第二栅极间隔件的外侧上的部分。本发明实施例涉及晶体管中的空气间隔件及其形成方法。

公开(公告)号：CN109427552A

公开(公告)日：2019-03-05

申请号：CN201711131821.9

申请日：2017-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈育佃 ,  叶雅雯 ,  林纬良 ,  张雅惠 ,  严永松 ,  吴伟豪 ,  林立德 ,  刘如淦 ,  陈桂顺

IPC: H01L21/027 ,  H01L21/033

Abstract: 本公开一些实施例提供半导体装置的形成方法，包括提供基板以及基板上的图案化层，其中基板包含多个结构以接受处理制程；形成至少一开口于图案化层中，其中结构部分地露出于至少一开口中；进行方向性蚀刻，使至少一开口于第一方向中的尺寸扩大，以形成至少一扩大的开口；以及经由至少一扩大的开口对结构进行处理制程。

公开(公告)号：CN118522697A

公开(公告)日：2024-08-20

申请号：CN202410510327.7

申请日：2024-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭峻甫 ,  黄冠达 ,  黄昭宪 ,  林立德

IPC: H01L21/82 ,  H01L21/8252 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092 ,  H01L29/06

Abstract: 本公开的实施例提供了沉积在底部结构上方的保护层，以在上部结构的制造期间保护底部结构。保护层可以在源极/漏极回蚀工艺期间防止STI损失和底部间隔件损失。保护层也可以通过也消除STI损失、鳍侧壁间隔件高度和凹进轮廓的工艺负载或不均匀性来改进工艺均匀性。保护层也可以在半导体鳍回蚀期间减缓鳍侧壁间隔件蚀刻速率，从而改进源极/漏极区域轮廓控制。本申请的实施例还涉及用于制造半导体器件的方法和半导体器件。

公开(公告)号：CN114975265A

公开(公告)日：2022-08-30

申请号：CN202210298172.6

申请日：2022-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张博钦 ,  蔡明桓 ,  林立德 ,  林斌彦

IPC: H01L21/8234

Abstract: 公开半导体装置与其制作方法。方法可包含形成鳍状结构于基板上；形成源极/漏极区于鳍状结构上；形成栅极结构于鳍状结构上以与源极/漏极区相邻；以及形成盖结构于栅极结构上。形成盖结构的步骤包括：形成导电盖于栅极结构上，形成盖衬垫于导电盖上，以及形成碳为主的盖于盖衬垫上。方法更包括形成第一接点结构于源极/漏极区上；形成绝缘盖于第一接点结构上；以及形成第二接点结构于导电盖上。

公开(公告)号：CN114300416A

公开(公告)日：2022-04-08

申请号：CN202011392694.X

申请日：2020-12-02

Applicant: 台湾积体电路制造股份有限公司 ,  台积电(南京)有限公司

Inventor： 林含谕 ,  李芳苇 ,  林启德 ,  布力汗 ,  沈泽民 ,  林立德 ,  林斌彦 ,  杨承慈 ,  李慈莉 ,  林执中

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及半导体器件及其制造方法。一种方法，包括形成鳍结构，该鳍结构包括在衬底之上交替堆叠的多个第一半导体层和多个第二半导体层。跨鳍结构形成虚设栅极结构。去除鳍结构的暴露的第二部分。使用包括含氢气体和含氟气体的气体混合物执行选择性蚀刻工艺，以使第一半导体层横向凹陷。在经横向凹陷的第一半导体层的相反端面形成内部间隔件。在第二半导体层的相反端面形成源极/漏极外延结构。去除虚设栅极结构以暴露鳍结构的第一部分。去除经横向凹陷的第一半导体层。形成栅极结构以围绕每个第二半导体层。