-
公开(公告)号：CN109841512A
公开(公告)日：2019-06-04
申请号：CN201811425883.5
申请日：2018-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311
Abstract: 在一些实施例中，提供一种半导体装置的制造方法。多个虚设栅极堆叠形成于半导体基材上方。层间介电层形成于这些虚设栅极堆叠上方。将位于这些虚设栅极堆叠的顶表面上方的层间介电层的第一部分移除，使得层间介电层的第二部分留在这些虚设栅极堆叠之间。以多个金属栅极堆叠取代这些虚设栅极堆叠。于层间介电层的第二部分的顶表面及金属栅极堆叠的顶表面上方施予水。施予中性NF3自由基至水中，以蚀刻层间介电层。
-
公开(公告)号：CN115295492A
公开(公告)日：2022-11-04
申请号：CN202210791965.1
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 方法包括在半导体区域上方形成栅极堆叠件，以及在栅极堆叠件的侧壁上形成第一栅极间隔件。第一栅极间隔件包括内侧壁间隔件和位于内侧壁间隔件的外侧上的伪间隔件部分。该方法还包括去除伪间隔件部分以形成沟槽，并且形成介电层以密封沟槽的部分以作为气隙。气隙和内侧壁间隔件的组合形成第二栅极间隔件。源极/漏极区域形成为具有位于第二栅极间隔件的外侧上的部分。本发明实施例涉及晶体管中的空气间隔件及其形成方法。
-
公开(公告)号：CN115274656A
公开(公告)日：2022-11-01
申请号：CN202210792338.X
申请日：2022-07-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L23/00
Abstract: 本发明的实施例提供了一种半导体结构，包括两个电路区和两个内密封环，每个内密封环均围绕一个电路区。每个内密封环具有大致矩形的外围，同时带有四个内角应力消除(CSR)结构。半导体结构还包括围绕这两个内密封环的外密封环。外密封环具有大致矩形的外围，但在外密封环的四个内角处没有CSR结构。外密封环包括位于两个内密封环中的每一个与外密封环的相应短边之间的多个第一鳍结构。每个第一鳍结构与外密封环的相应短边平行。第一鳍结构的长度沿着从内密封环到外密封环的相应短边的方向逐渐减小。
-
公开(公告)号：CN114864506A
公开(公告)日：2022-08-05
申请号：CN202210306481.3
申请日：2022-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/00 , H01L21/762 , H01L21/8234
Abstract: 本公开提出一种半导体结构。半导体结构包括两个电路区域；两个内部密封圈，两个内部密封圈中的每一个围绕两个电路区域的一个；一外部密封圈，围绕两个内部密封圈，其中内部密封圈和外部密封圈中的每一个具有一大致上矩形的周边，大致上矩形的周边具有四个内角密封圈结构；四个第一冗余区域，在两个内部密封圈和外部密封圈之间，四个第一冗余区域中的每一个为一大致上梯形形状；以及多个第一虚拟图案，大致上均匀地分布于四个第一冗余区域。
-
公开(公告)号：CN110416157B
公开(公告)日：2022-07-22
申请号：CN201811132819.8
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 方法包括在半导体区域上方形成栅极堆叠件，以及在栅极堆叠件的侧壁上形成第一栅极间隔件。第一栅极间隔件包括内侧壁间隔件和位于内侧壁间隔件的外侧上的伪间隔件部分。该方法还包括去除伪间隔件部分以形成沟槽，并且形成介电层以密封沟槽的部分以作为气隙。气隙和内侧壁间隔件的组合形成第二栅极间隔件。源极/漏极区域形成为具有位于第二栅极间隔件的外侧上的部分。本发明实施例涉及晶体管中的空气间隔件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113707604A
公开(公告)日：2021-11-26
申请号：CN202110509861.2
申请日：2021-05-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 本发明一些实施例提供一种半导体制造技术。所述技术包含如下操作。接纳具有第一材料及第二材料的半导体结构。所述第一材料对第一蚀刻化学物具有第一孕育时间。所述第二材料对所述第一蚀刻化学物具有第二孕育时间。所述第一孕育时间比所述第二孕育时间短。由所述第一蚀刻化学物对所述半导体结构执行第一主蚀刻达第一持续时间。所述第一持续时间大于所述第一孕育时间且比所述第二孕育时间短。
-
公开(公告)号：CN113013160A
公开(公告)日：2021-06-22
申请号：CN202011392748.2
申请日：2020-12-02
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈怡伦
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明实施例提供一种半导体装置。半导体装置包括第一末端，形成于鳍状物区上并具有第一间隔物。半导体装置还包括第二末端，其包括与第一间隔物相对的第二间隔物及硬掩模。硬掩模与第二间隔物包括不同材料。半导体装置亦包括密封层，分别形成于第一末端与第二末端的第一间隔物与第二间隔物之间。半导体装置还包括气隙，且密封层、鳍状物区、第一间隔物与第二间隔物围绕气隙。
-
公开(公告)号：CN109841512B
公开(公告)日：2021-01-08
申请号：CN201811425883.5
申请日：2018-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311
Abstract: 在一些实施例中，提供一种半导体装置的制造方法。多个虚设栅极堆叠形成于半导体基材上方。层间介电层形成于这些虚设栅极堆叠上方。将位于这些虚设栅极堆叠的顶表面上方的层间介电层的第一部分移除，使得层间介电层的第二部分留在这些虚设栅极堆叠之间。以多个金属栅极堆叠取代这些虚设栅极堆叠。于层间介电层的第二部分的顶表面及金属栅极堆叠的顶表面上方施予水。施予中性NF3自由基至水中，以蚀刻层间介电层。
-
公开(公告)号：CN110416157A
公开(公告)日：2019-11-05
申请号：CN201811132819.8
申请日：2018-09-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 方法包括在半导体区域上方形成栅极堆叠件，以及在栅极堆叠件的侧壁上形成第一栅极间隔件。第一栅极间隔件包括内侧壁间隔件和位于内侧壁间隔件的外侧上的伪间隔件部分。该方法还包括去除伪间隔件部分以形成沟槽，并且形成介电层以密封沟槽的部分以作为气隙。气隙和内侧壁间隔件的组合形成第二栅极间隔件。源极/漏极区域形成为具有位于第二栅极间隔件的外侧上的部分。本发明实施例涉及晶体管中的空气间隔件及其形成方法。
-
公开(公告)号：CN219626643U
公开(公告)日：2023-09-01
申请号：CN202320695692.0
申请日：2023-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31
Abstract: 一种半导体结构，包括一第一电路区域；一第一内密封环至少部分围绕第一电路区域；以及一外密封环至少部分围绕第一内密封环。外密封环包括一第一角部以及位于第一角部处的大致三角形的一角部密封环(CSR)结构。第一内密封环包括与角部密封环结构相邻并间隔开的一第二角部。半导体结构还包括一第一区域，位于第一角部的一第一边和第二角部的一第一边之间，第二角部的第一边平行于第一角部的第一边，以及多个功能图案位于第一区域中。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.029 seconds)
