公开(公告)号：CN118522697A

公开(公告)日：2024-08-20

申请号：CN202410510327.7

申请日：2024-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭峻甫 ,  黄冠达 ,  黄昭宪 ,  林立德

IPC: H01L21/82 ,  H01L21/8252 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092 ,  H01L29/06

Abstract: 本公开的实施例提供了沉积在底部结构上方的保护层，以在上部结构的制造期间保护底部结构。保护层可以在源极/漏极回蚀工艺期间防止STI损失和底部间隔件损失。保护层也可以通过也消除STI损失、鳍侧壁间隔件高度和凹进轮廓的工艺负载或不均匀性来改进工艺均匀性。保护层也可以在半导体鳍回蚀期间减缓鳍侧壁间隔件蚀刻速率，从而改进源极/漏极区域轮廓控制。本申请的实施例还涉及用于制造半导体器件的方法和半导体器件。

公开(公告)号：CN109585417A

公开(公告)日：2019-04-05

申请号：CN201811087115.3

申请日：2018-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘中伟 ,  黄冠达

IPC: H01L23/528 ,  H01L21/768

Abstract: 本发明实施例关于半导体装置与其形成方法，更特别关于半导体装置中的层间介电层。在一例中，层间介电层位于基板上，并包含介电物。介电物的介电常数小于约3.3，且介电物的硬度为至少约3GPa。半导体装置亦包含内连线形成于层间介电层中。

公开(公告)号：CN117766385A

公开(公告)日：2024-03-26

申请号：CN202311495048.X

申请日：2023-11-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄冠达 ,  郭峻甫 ,  余宜馨 ,  林立德

IPC: H01L21/3065 ,  H01L21/308 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/033

Abstract: 本公开提供一种半导体装置的制造方法，该方法包含在基板上的下层目标层之上形成图案化硬遮罩；以及在等离子体蚀刻室中使用等离子体蚀刻气体及选择性来源气体在图案化的硬遮罩及下层目标层上并行地进行等离子体制造操作。等离子体制造操作包含在图案化的硬遮罩上形成保护盖；以及移除未被图案化硬遮罩覆盖的下层目标层的部分。在各种实施例中，选择性来源气体包含化合物，化合物包含可解离成金属及卤素的卤素气体，且等离子体制造操作包含解离选择性来源气体中的金属及卤素并且使用经解离的金属在图案化硬遮罩上形成保护盖。

公开(公告)号：CN115565942A

公开(公告)日：2023-01-03

申请号：CN202211006948.9

申请日：2022-08-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄冠达 ,  刘皓恒 ,  林立德

IPC: H01L21/768 ,  H01L21/8234 ,  H01L23/48 ,  H01L27/088

Abstract: 提供一种制造集成芯片的方法。方法包括：在基板上方形成晶体管结构。晶体管结构包括一对源极/漏极区以及栅极电极，栅极电极在一对源极/漏极区之间。在一对源极/漏极区上方以及在栅极电极周围形成下层间介电(ILD)层。在栅极电极上方形成栅极盖层。执行选择性蚀刻以及沉积制程，以在栅极盖层上形成介电保护层，同时在下层间介电层之中形成接触开口。在接触开口之中形成下源极/漏极接触件。